參數(shù)資料
型號(hào)： OR4E02-2BM680I
英文描述： FPGA
中文描述： FPGA的
文件頁(yè)數(shù)： 108/153頁(yè)
文件大?。?/td> 2737K
代理商： OR4E02-2BM680I
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)當(dāng)前第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)
108
Lattice Semiconductor
Data Sheet
November, 2002
ORCA
Series 4 FPGAs
AE1
L3
N2
AC11
M4
N1
AE2
M3
P2
P4
AC16
AE25
P1
N3
AF1
R2
P3
R1
T2
AF25
R3
T1
R4
U2
T3
U1
U4
V2
U3
V1
W2
W1
V3
Y2
W4
Y1
W3
B25
AA2
Y4
AA1
Y3
AB2
AB1
—
—
3
3
—
4
4
—
4
4
—
—
—
5
5
—
5
5
6
6
—
6
6
6
6
—
7
7
8
8
8
8
8
8
8
8
1
1
—
1
1
2
—
3
3
Vss
IO
IO
V
DD
15
IO
IO
Vss
IO
IO
V
DD
IO7
V
DD
15
Vss
IO
IO
Vss
IO
IO
IO
IO
Vss
IO
IO
IO
IO
V
DD
IO7
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Vss
IO
IO
IO
V
DD
IO6
IO
IO
Vss
PL11B
PL11A
V
DD
15
PL13D
PL13C
Vss
PL14D
PL14C
V
DD
IO7
V
DD
15
Vss
PL15D
PL15C
Vss
PL16D
PL16C
PL17D
PL17C
Vss
PL17B
PL17A
PL18D
PL18C
V
DD
IO7
PL19D
PL19C
PL20D
PL20C
PL20B
PL20A
PL21D
PL21C
PL21B
PL21A
PL22D
PL22C
Vss
PL22B
PL22A
PL23C
V
DD
IO6
PL24D
PL24C
Vss
PL17D
PL17C
V
DD
15
PL19D
PL19C
Vss
PL20D
PL20C
V
DD
IO7
V
DD
15
Vss
PL21D
PL21C
Vss
PL22D
PL22C
PL24D
PL24C
Vss
PL25D
PL25C
PL26D
PL26C
V
DD
IO7
PL27D
PL27C
PL28D
PL28C
PL29D
PL29C
PL30D
PL30C
PL31D
PL31C
PL32D
PL32C
Vss
PL33D
PL33C
PL34C
V
DD
IO6
PL35B
PL35A
Vss
PL21D
PL21C
V
DD
15
PL23D
PL23C
Vss
PL24D
PL24C
V
DD
IO7
V
DD
15
Vss
PL25D
PL25C
Vss
PL26D
PL26C
PL28D
PL28C
Vss
PL29D
PL29C
PL30D
PL30C
V
DD
IO7
PL32D
PL32C
PL34D
PL34C
PL35D
PL35C
PL36D
PL36C
PL37D
PL37C
PL38D
PL38C
Vss
PL39D
PL39C
PL40C
V
DD
IO6
PL42D
PL42C
—
—
7 (CL)
7 (CL)
—
7 (CL)
7 (CL)
—
7 (CL)
7 (CL)
7 (CL)
—
—
7 (CL)
7 (CL)
—
7 (CL)
7 (CL)
7 (CL)
7 (CL)
—
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
7 (CL)
6 (BL)
6 (BL)
—
6 (BL)
6 (BL)
6 (BL)
6 (BL)
6 (BL)
6 (BL)
A11/PPC_A25
VREF_7_03
—
RD_N/MPI_STRB_N
VREF_7_04
—
PLCK0C
PLCK0T
—
—
—
A10/PPC_A24
A9/PPC_A23
—
A8/PPC_A22
VREF_7_05
PLCK1C
PLCK1T
—
VREF_7_06
A7/PPC_A21
A6/PPC_A20
A5/PPC_A19
—
WR_N/MPI_RW
VREF_7_07
A4/PPC_A18
VREF_7_08
A3/PPC_A17
A2/PPC_A16
A1/PPC_A15
A0/PPC_A14
DP0
DP1
D8
VREF_6_01
—
D9
D10
VREF_6_02
—
D11
D12
L5C_D1
L5T_D1
—
L6C_D2
L6T_D2
—
L7C_D1
L7T_D1
—
—
—
L8C_D1
L8T_D1
—
L9C_D0
L9T_D0
L10C_D0
L10T_D0
—
L11C_D1
L11T_D1
L12C_D1
L12T_D1
—
L13C_A2
L13T_A2
L14C_D1
L14T_D1
L15C_D0
L15T_D0
L16C_D1
L16T_D1
L17C_D1
L17T_D1
L1C_D1
L1T_D1
—
L2C_D1
L2T_D1
—
—
L3C_A0
L3T_A0
Table 67. 352-Pin PBGA Pinout
BA352
V
DD
IO
Bank
V
REF
Group
I/O
OR4E02
OR4E04
OR4E06
Additional
Function
Pair
相關(guān)PDF資料
PDF描述
OR4E02-3BA352C FPGA
OR4E02-3BM416C FPGA
OR4E02-3BM680C FPGA
OR4E04-1BA352C FPGA
OR4E04-1BA352I FPGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OR4E02-3BA352C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 4992 LUT 405 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
OR4E02-3BM416C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 4992 LUT 405 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
OR4E02-3BM680C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 4992 LUT 405 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
OR4E04 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ORCASeries 4 FPGAs
OR4E04-1BA3521 制造商:Rochester Electronics LLC 功能描述: 制造商:Lattice Semiconductor Corporation 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*