參數(shù)資料
型號： OR3L225B
廠商： Lineage Power
英文描述： Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列)
中文描述： 現(xiàn)場可編程門陣列（現(xiàn)場可編程門陣列）
文件頁數(shù)： 12/88頁
文件大?。?/td> 2015K
代理商： OR3L225B
12
Lucent Technologies Inc.
Data Addendum
December 1999
ORCA OR3LxxxB Series FPGAs
Timing Characteristics
Configuration Timing
Table 4. General Configuration Mode Timing Characteristics
OR3LxxB Commercial: V
DD
= 3.0 V to 3.6 V, V
DD
2 = 2.38 V to 2.63 V, 0 °C
<
T
A
<
70 °C; Industrial: V
DD
= 3.0 V
to 3.6 V, V
DD
2 = 2.38 V to 2.63 V, –40 °C
<
T
A
<
+85 °C.
* Not applicable to asynchronous peripheral mode.
Note: T
PO
is triggered when V
DD
reaches between 2.7 V and 3.0 V for the OR3LxxxB.
Symbol
Parameter
Min
Max
Unit
All Configuration Modes
T
SMODE
T
HMODE
T
RW
T
PGW
M[3:0] Setup Time to INIT High
M[3:0] Hold Time from INIT High
RESET Pulse Width Low to Start Reconfiguration
PRGM Pulse Width Low to Start Reconfiguration
0.00
600.00
50.00
50.00
—
—
—
—
ns
ns
ns
ns
Master and Asynchronous Peripheral Modes
T
PO
T
CCLK
T
CL
Power-on Reset Delay
CCLK Period (M3 = 0)
(M3 = 1)
Configuration Latency (autoincrement mode):
OR3L165B (M3 = 0)
(M3 = 1)
OR3L225B (M3 = 0)
(M3 = 1)
15.70
60.00
480.00
66.65
533.16
92.23
737.88
52.40
200.00
1600.00
222.15*
1777.22*
307.45*
2459.8*
ms
ns
ns
ms
ms
ms
ms
Microprocessor (MPI) Mode
T
PO
T
CL
Power-on Reset Delay
Configuration Latency (autoincrement mode):
OR3L165B
OR3L225B
Partial Reconfiguration (explicit mode):
OR3L165B
OR3L225B
15.70
147,405
202,251
52.40
—
—
ms
write cycles
write cycles
T
PR
69
81
—
—
write cycles
write cycles
Slave Serial Mode
T
PO
T
CCLK
T
CL
Power-on Reset Delay
CCLK Period
Configuration Latency (autoincrement mode):
OR3L165B
OR3L225B
3.90
15.00
16.66
23.06
13.10
—
—
ms
ns
ms
ms
Slave Parallel Mode
T
PO
T
CCLK
T
CL
Power-on Reset Delay
CCLK Period:
Configuration Latency (normal mode):
OR3L165B
OR3L225B
Partial Reconfiguration (explicit mode):
OR3L165B
OR3L225B
3.90
15.00
2.08
2.88
13.10
—
—
ms
ns
T
PR
1.0
1.2
—
—
μs/frame
μs/frame
相關PDF資料
PDF描述
OR3LP26B Field-Programmable System Chip，Embedded Master/Target PCI Bus Interface(現(xiàn)場可編程系統(tǒng)芯片，嵌入式主機/從機PCI總線接口)
OR4E10 Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列)
OR4E14 Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列)
OR4E2 Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列)
OR4E4 Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列)
相關代理商/技術參數(shù)
參數(shù)描述
OR3L225B7BC432-DB 功能描述:FPGA - 現(xiàn)場可編程門陣列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
OR3L225B7BC432I-DB 功能描述:FPGA - 現(xiàn)場可編程門陣列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
OR3L225B7BM680-DB 功能描述:FPGA - 現(xiàn)場可編程門陣列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
OR3L225B7BM680I-DB 功能描述:FPGA - 現(xiàn)場可編程門陣列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
OR3L225B8BC432-DB 功能描述:FPGA - 現(xiàn)場可編程門陣列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*