參數(shù)資料
型號(hào)： OMAP5910(RISC)
英文描述： Dual-Core Processor
中文描述： 雙核處理器
文件頁(yè)數(shù)： 107/160頁(yè)
文件大?。?/td> 1997K
代理商： OMAP5910(RISC)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)當(dāng)前第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)
Functional Overview
95
August 2002 Revised August 2003
SPRS197B
Table 368. UART1 Registers
DSP WORD
ADDRESS
MPU BYTE
ADDRESS
MPU BYTE
ADDRESS
(VIA MPUI)
REGISTER
NAME
DESCRIPTION
ACCESS
WIDTH
ACCESS
TYPE
RESET
VALUE
0x00 8000h
FFFB:0000
E101:0000
UART1_RHR
UART1_THR
UART1_DLL§
UART1_IER
UART1_DLH§
UART1 receive holding register
8
R
Undefined
0x00 8000h
FFFB:0000
E101:0000
UART1 transmit holding register
8
W
Undefined
0x00 8000h
FFFB:0000
E101:0000
UART1 divisor latch low register
8
RW
00h
0x00 8001h
FFFB:0004
E101:0002
UART1 interrupt enable register
8
RW
00h
0x00 8001h
FFFB:0004
E101:0002
UART1 divisor latch high register
8
RW
00h
0x00 8002h
FFFB:0008
E101:0004
UART1_IIR
UART1 interrupt identification
register
8
R
01h
0x00 8002h
FFFB:0008
E101:0004
UART1_FCR
UART1 FIFO control register
8
W
00h
0x00 8002h
FFFB:0008
E101:0004
UART1_EFR§
UART1 enhanced
feature register
8
RW
00h
0x00 8003h
FFFB:000C
E101:0006
UART1_LCR
UART1_MCR
UART1_XON1§
UART1_LSR
UART1_XON2§
UART1_MSR
UART1 line control register
8
RW
00h
0x00 8004h
FFFB:0010
E101:0008
UART1 modem control register
8
RW
00h
0x00 8004h
FFFB:0010
E101:0008
UART1 XON1 register
8
RW
00h
0x00 8005h
FFFB:0014
E101:000A
UART1 mode register
8
R
60h
0x00 8005h
FFFB:0014
E101:000A
UART1 XON2 register
8
RW
00h
0x00 8006h
FFFB:0018
E101:000C
UART1 modem status register
8
R
Undefined
0x00 8006h
FFFB:0018
E101:000C
UART1_TCR#
UART1 transmission
control register
8
RW
0Fh
0x00 8006h
FFFB:0018
E101:000C
UART1_XOFF1§
UART1_SPR
UART1_TLR#
UART1_XOFF2§
UART1 XOFF1 register
8
RW
00h
0x00 8007h
FFFB:001C
E101:000E
UART1 scratchpad register
8
RW
00h
0x00 8007h
FFFB:001C
E101:000E
UART1 trigger level register
8
RW
00h
0x00 8007h
FFFB:001C
E101:000E
UART1 XOFF2 register
8
RW
00h
0x00 8008h
FFFB:0020
E101:0010
UART1_MDR1
UART1 mode definition
1 register
8
RW
07h
0x00 8009h
0x00 800Dh
FFFB:0024
FFFB:0034
Reserved
0x00 800Eh
FFFB:0038
E101:001C
UART1_UASR§
UART1 autobauding
status register
8
R
00h
0x00 800Fh
FFFB:003C
Reserved
0x00 8010h
FFFB:0040
E101:0020
UART1_SCR
UART1 supplementary
control register
8
RW
00h
0x00 8011h
FFFB:0044
E101:0022
UART1_SSR
UART1 supplementary
status register
8
R
00h
0x00 8012h
FFFB:0048
Reserved
0x00 8013h
FFFB:004C
E101:0026
UART1_OSC_
12M_SEL
UART1 12-/13-MHz oscillator
select register
8
W
00h
0x00 8014h
Register is accessible when LCR[7] = 0 (normal operating mode)
Register is accessible when LCR[7] = 1 and LCR[7:0]
§Register is accessible when LCR[7] = 0BFh
Register is write accessible when EFR[4] = 1
#Register is accessible when EFR[4] = 1 and MCR[6] = 1
FFFB:0050
E101:0028
UART1_MVR
UART1 module version register
8
R
0BFh
相關(guān)PDF資料
PDF描述
OMC506 Closed Loop Speed Controller For 3-Phase Brushless DC Motor MP-3T Package
OMC507 5 Amp. Push-Pull 3-Phase Brushless DC Motor Controller Driver(5A,推挽三相無(wú)刷直流電機(jī)控制驅(qū)動(dòng)器)
OMC510 36V Hi-Rel Three-Phase Brushless DC Motor Controller in a PCB-1 package
OMC510 DSP-Based Three-Phase Brushless DC Motor Controller(基于DSP的三相無(wú)刷直流電機(jī)控制器)
OMD100F60HL TRANSISTOR | IGBT POWER MODULE | HALF BRIDGE | 600V V(BR)CES | 150A I(C)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OMAP5912 制造商:TI 制造商全稱:Texas Instruments 功能描述:Applications Processor
OMAP5912GDYAR 制造商:Texas Instruments 功能描述:- Tape and Reel
OMAP5912ZDY 功能描述:處理器 - 專門應(yīng)用 Applications Processor RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
OMAP5912ZDYA 制造商:Texas Instruments 功能描述:APPLICATIONS PROCESSOR - Trays
OMAP5912ZZG 功能描述:處理器 - 專門應(yīng)用 Applications Processor RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*