參數(shù)資料
型號(hào)： OMAP5910(RISC)
英文描述： Dual-Core Processor
中文描述： 雙核處理器
文件頁(yè)數(shù)： 100/160頁(yè)
文件大?。?/td> 1997K
代理商： OMAP5910(RISC)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)當(dāng)前第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)
Functional Overview
88
August 2002 Revised August 2003
SPRS197B
Table 359. McBSP1 Registers (Continued)
DSP WORD
ADDRESS
RESET
VALUE
ACCESS
TYPE
ACCESS
WIDTH
DESCRIPTION
REGISTER NAME
MPU BYTE
ADDRESS
(VIA MPUI)
0x00 8C1Bh
E101:1836
MCBSP1_RCERG
McBSP1 receive channel enable register
partition G
16
RW
0000h
0x00 8C1Ch
E101:1838
MCBSP1_RCERH
McBSP1 receive channel enable register
partition H
16
RW
0000h
0x00 8C1Dh
E101:183A
MCBSP1_XCERG
McBSP1 transmit channel enable register
partition G
16
RW
0000h
0x00 8C1Eh
E101:183C
MCBSP1_XCERH
McBSP1 transmit channel enable register
partition H
16
RW
0000h
Table 360. McBSP3 Registers
DSP WORD
ADDRESS
MPU BYTE
ADDRESS
(VIA MPUI)
REGISTER NAME
DESCRIPTION
ACCESS
WIDTH
ACCESS
TYPE
RESET
VALUE
0x00 B800h
E101:7000
MCBSP3_DRR2
McBSP3 data receive register 2
16
RW
0000h
0x00 B801h
E101:7002
MCBSP3_DRR1
McBSP3 data receive register 1
16
RW
0000h
0x00 B802h
E101:7004
MCBSP3_DXR2
McBSP3 data transmit register 2
16
RW
0000h
0x00 B803h
E101:7006
MCBSP3_DXR1
McBSP3 data transmit register 1
16
RW
0000h
0x00 B804h
E101:7008
MCBSP3_SPCR2
McBSP3 serial port control register 2
16
RW
0000h
0x00 B805h
E101:700A
MCBSP3_SPCR1
McBSP3 serial port control register 1
16
RW
0000h
0x00 B806h
E101:700C
MCBSP3_RCR2
McBSP3 receive control register 2
16
RW
0000h
0x00 B807h
E101:700E
MCBSP3_RCR1
McBSP3 receive control register 1
16
RW
0000h
0x00 B808h
E101:7010
MCBSP3_XCR2
McBSP3 transmit control register 2
16
RW
0000h
0x00 B809h
E101:7012
MCBSP3_XCR1
McBSP3 transmit control register 1
16
RW
0000h
0x00 B80Ah
E101:7014
MCBSP3_SRGR2
McBSP3 sample rate generator register 2
16
RW
2000h
0x00 B80Bh
E101:7016
MCBSP3_SRGR1
McBSP3 sample rate generator register 1
16
RW
0001h
0x00 B80Ch
E101:7018
MCBSP3_MCR2
McBSP3 multichannel register 2
16
RW
0000h
0x00 B80Dh
E101:701A
MCBSP3_MCR1
McBSP3 multichannel register 1
16
RW
0000h
0x00 B80Eh
E101:701C
MCBSP3_RCERA
McBSP3 receive channel enable register
partition A
16
RW
0000h
0x00 B80Fh
E101:701E
MCBSP3_RCERB
McBSP3 receive channel enable register
partition B
16
RW
0000h
0x00 B810h
E101:7020
MCBSP3_XCERA
McBSP3 transmit channel enable register
partition A
16
RW
0000h
0x00 B811h
E101:7022
MCBSP3_XCERB
McBSP3 transmit channel enable register
partition B
16
RW
0000h
0x00 B812h
E101:7024
MCBSP3_PCR0
McBSP3 pin control register 0
16
RW
0000h
0x00 B813h
E101:7026
MCBSP3_RCERC
McBSP3 receive channel enable register
partition C
16
RW
0000h
0x00 B814h
E101:7028
MCBSP3_RCERD
McBSP3 receive channel enable register
partition D
16
RW
0000h
0x00 B815h
E101:702A
MCBSP3_XCERC
McBSP3 transmit channel enable register
partition C
16
RW
0000h
0x00 B816h
E101:702C
MCBSP3_XCERD
McBSP3 transmit channel enable register
partition D
16
RW
0000h
0x00 B817h
E101:702E
MCBSP3_RCERE
McBSP3 receive channel enable register
partition E
16
RW
0000h
0x00 B818h
E101:7030
MCBSP3_RCERF
McBSP3 receive channel enable register
partition F
16
RW
0000h
相關(guān)PDF資料
PDF描述
OMC506 Closed Loop Speed Controller For 3-Phase Brushless DC Motor MP-3T Package
OMC507 5 Amp. Push-Pull 3-Phase Brushless DC Motor Controller Driver(5A,推挽三相無(wú)刷直流電機(jī)控制驅(qū)動(dòng)器)
OMC510 36V Hi-Rel Three-Phase Brushless DC Motor Controller in a PCB-1 package
OMC510 DSP-Based Three-Phase Brushless DC Motor Controller(基于DSP的三相無(wú)刷直流電機(jī)控制器)
OMD100F60HL TRANSISTOR | IGBT POWER MODULE | HALF BRIDGE | 600V V(BR)CES | 150A I(C)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OMAP5912 制造商:TI 制造商全稱:Texas Instruments 功能描述:Applications Processor
OMAP5912GDYAR 制造商:Texas Instruments 功能描述:- Tape and Reel
OMAP5912ZDY 功能描述:處理器 - 專門(mén)應(yīng)用 Applications Processor RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
OMAP5912ZDYA 制造商:Texas Instruments 功能描述:APPLICATIONS PROCESSOR - Trays
OMAP5912ZZG 功能描述:處理器 - 專門(mén)應(yīng)用 Applications Processor RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*