- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367493 > L84302 L84302 Quad 100/10 Mbps 4-Port Ethernet Controller with RMON/SNMP Management Counters technical manual 4/02 PDF資料下載
參數(shù)資料
| 型號： | L84302 |
| 元件分類： | 通用總線功能 |
| 英文描述： | L84302 Quad 100/10 Mbps 4-Port Ethernet Controller with RMON/SNMP Management Counters technical manual 4/02 |
| 中文描述： | L84302四100/10 Mbps的4端口以太網(wǎng)的遠程監(jiān)控控制器/ SNMP管理處的技術(shù)手冊，4月2日 |
| 文件頁數(shù)： | 48/128頁 |
| 文件大?。?/td> | 997K |
| 代理商： | L84302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
48 of 128
April, 2002
L84302 Quad 4-Port Ethernet Controller - Technical Manual
Copyright 1997-2002 by LSI Logic Corporation. All rights reserved.
3.12.2 Data Format and Bit Order
Figure 6
shows the format of an MI data transfer cycle (defined in IEEE
802.3 Clause 22).
Table 9
defines each bit transmitted over the MI.
Figure 6
MI Frame Format and Bit Order
IDLE31 is shifted out first on MDIO
Table 9
MI Bit Definitions
Symbol
Name
I/O
Definition
Source of Bits
IDLE[31:0]
Idle Pattern
O
These 32 bits are always 1’s, and they pro-
vide the necessary spacing between MI
data transfer cycles.
Internally generated
ST1
ST0
Start Bits
O
These two bits contain the 01 pattern. This
pattern (following an Idle Pattern) signals
the start of an MI data transfer cycle.
Internally generated
OP1
OP0
Opcode
Select
O
10 = Read cycle
01 = Write cycle
MI Command/Status
1 Register
PHYAD[4:0]
Physical
Device
Address
O
These bits contain the address of the exter-
nal PHY that is selected for the MI data
transfer.
MI Command/Status
1 Register
REGAD4
[4:0]
Register
Address
O
These bits contain the address of the regis-
ter in the external PHY that is selected for
the MI data transfer.
MI Command/Status
0 Register
TA1
TA0
Turn-
around
Time
I/O
These bits provide turnaround time for
MDIO between write and read operations.
For Write Cycle Output TA[1:0] = 10
For Read Cycle, Input TA[1:0] = Z0
Internally generated
D[15:0]
Data
I/O
These bits contain data to/from the selected
register in the selected external PHY.
MI Data 0-1 Registers
MDC
MDIO
(Write)
MDIO
(Read)
1
0
31
.....
0
1
2
3
4
9
14
15
16
31
5
8
.....
10
13
....
17
30
....
1
1
1
0
1
0
1
P4
P3
P0
R4
R3
R0
1
0
D15 D14
D1
D0
1
1
1
0
1
1
0
P4
P3
P0
R4
R3
R0
0
D15
D14
D1
D1
D0
D[15:0]
TA[1:0]
REGAD[4:0]
PHYAD[4:0]
OP[1:0]
ST[1:0]
IDLE[31:0]
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L8560 | Low-Power SLIC with Ringing |
| L8567 | SLIC for Peoples Republic of China Applications |
| L8567-32PLCC | Telecommunication IC |
| L8567-44PLCC | Telecommunication IC |
| L8574D | CAP 15PF 50V 5% C0G SMD-0402 TR-7-PA SN100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L8446-04 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-06 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-07 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-41 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-42 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。