參數(shù)資料
型號(hào)： Am79C965A
廠商： Advanced Micro Devices, Inc.
英文描述： PCnet?-32 Single-Chip 32-Bit Ethernet Controller
中文描述： PCnet？-32單芯片32位以太網(wǎng)控制器
文件頁數(shù)： 115/228頁
文件大?。?/td> 1681K
代理商： AM79C965A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當(dāng)前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
Am79C965A
115
EEPROM-Programmable Registers
The following registers contain configuration informa-
tion that will be programmed automatically during the
EEPROM read operation:
If the PREAD bit (BCR19) is reset to ZERO and the
PVALID bit (BCR19) is reset to ZERO, then the EEPROM
read has experienced a failure and the contents
of the
EEPROM programmable register will be set to default
H_RESET values. At this point, the PCnet-32 controller
will enter Software Relocatable Mode.
Note that accesses to the Address PROM I/O locations
do not directly access the Address EEPROM itself. In-
stead, these accesses are routed to a set of
“
shadow
”
registers on board the PCnet-32 controller that are
loaded with a copy of the EEPROM contents during the
automatic read operation that immediately follows the
H_RESET operation.
EEPROM MAP
The automatic EEPROM read operation will access 18
words (i.e. 36 bytes) of the EEPROM. The format of the
EEPROM contents is shown in Table 39, beginning
with the byte that resides at the lowest EEPROM
address.
Table 39. EEPROM Content
1) I/O offsets 0h
–
Fh
Address PROM locations
2) BCR2
Miscellaneous
Configuration register
3) BCR16
I/O Base Address Lower
4) BCR17
I/O Base Address Upper
5) BCR18
Burst Size and Bus
Control Register
6) BCR21
Interrupt Control Register
EEPROM
Word
Addr
EEPROM Contents Byte Addr
Byte
Addr
MSB
(Most Significant Byte)
Byte
Addr
LSB
(Lease Significant Byte)
0
(Lowest
Address)
1
2nd byte of the ISO 8802-3
(IEEE/ANSI 802.3) station physical
address for this node
0
First byte of the ISO 8802-3
(IEEE/ANSI 802.3) station physical
address for this node, where first byte
refers to the first byte to appear on the
802.3 medium
1
3
4th byte of the node address
2
3rd byte of the node address
2
5
6th byte of the node address
4
5th byte of the node address
3
7
Reserved location:
must be 00h
6
Reserved location:
must be 00h
4
9
Hardware ID: must be 10h if
compatibility to AMD drivers is desired
8
Driver IRQ: Must be programmed to the
system IRQ channel number being used
if AMD drivers are used.
5
B
User programmable space
A
User programmable space
6
D
MSB of two-byte checksum, which is the
sum of bytes 0-B and bytes E and F
C
LSB of two-byte checksum, which is
the sum of bytes 0-B and bytes E and F
7
F
Must be ASCII
“
W
”
(57h) if compatibility
to AMD driver software is desired
E
Must be ASCII
“
W
”
(57h) if compatibility
to AMD driver software is desired
8
11
BCR16[15:8] (I/O Base Address Lower)
10
BCR16[7:0] (I/O Base Address Lower)
9
13
BCR17[15:8] (I/O Base Address Upper)
12
BCR17[7:0] (I/O Base Address Upper)
A
15
BCR18[15:8] (Burst Size and Bus Control)
14
BCR18[7:0] (Burst Size and
Bus Control)
B
17
BCR2[15:8] (Miscellaneous configuration)
16
BCR2[7:0] (Miscellaneous configuration)
C
19
BCR21[15:8] (Interrupt Control)
18
BCR21[7:0] (Interrupt Control)
D
1B
Reserved location:
must be 00h
1A
Reserved location:
must be 00h
E
1D
Reserved location:
must be 00h
1C
Reserved location:
must be 00h
F
1F
checksum
adjust
byte for the first
36 bytes of the EEPROM contents;
checksum of the first 36 bytes of the
EEPROM should total to FFh
1E
Reserved location:
must be 00h
10
21
Reserved location:
must be 00h
20
Reserved location:
must be 00h
11
23
User programmable byte locations
22
User programmable byte locations
相關(guān)PDF資料
PDF描述
AM79C970AKCW PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970A PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AVCW PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970 PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM79C965AWW WAF 制造商:Advanced Micro Devices 功能描述:
AM79C970 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus
AM79C970A 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*