- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376976 > DS3112RD (Maxim Integrated Products, Inc.) RECT BRIDGE GPP 15A 800V GBJ PDF資料下載
參數(shù)資料
| 型號： | DS3112RD |
| 廠商： | Maxim Integrated Products, Inc. |
| 英文描述： | RECT BRIDGE GPP 15A 800V GBJ |
| 中文描述： | DS3/E3多路復(fù)用器參考設(shè)計 |
| 文件頁數(shù)： | 85/135頁 |
| 文件大?。?/td> | 585K |
| 代理商： | DS3112RD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當(dāng)前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁
DS3112
85 of 135
Register Name:
Register Description:
Register Address:
Bit #
Name
Default
Bit #
Name
Default
Note:
Bits that are underlined are read-only; all other bits are read-write.
Bit 0/Transmit Pattern Load (TC).
A low to high transition loads the pattern generator with Repetitive
or Pseudorandom pattern that is to be generated. This bit should be toggled from low to high whenever
the host wishes to load a new pattern. Must be cleared and set again for a subsequent loads.
Bit 4/Single Bit Error Insert (SBE).
A low to high transition will create a single bit error. Must be
cleared and set again for a subsequent bit error to be inserted.
Bits 5 to 7/Error Insert Bits (EIB0 to EIB2).
Will automatically insert bit errors at the prescribed rate into the generated data pattern. Useful for
verifying error detection operation.
EIB2
EIB1
EIB0
ERROR RATE INSERTED
0
0
0
No errors automatically inserted
0
0
1
10
-1
(1 error per 10 bits)
0
1
0
10
-2
(1 error per 100 bits)
0
1
1
10
-3
(1 error per 1kbits)
1
0
0
10
-4
(1 error per 10kbits)
1
0
1
10
-5
(1 error per 100kbits)
1
1
0
10
-6
(1 error per 1M bits)
1
1
1
10
-7
(1 error per 10M bits)
Bits 8 to 15/Alternating Word Count Rate (AWC0 to AWC7).
When the BERT is programmed in the
alternating word mode, the word in BERTRP0 will be transmitted for the count loaded into this register
plus one, then flip to the other word loaded in BERTRP1 and again repeat for the same number of times.
The valid count range is from 00h to FFh.
BERTC1
BERT Control Register 1
72h
7
6
5
4
3
2
1
0
EIB2
-
EIB1
0
EIB0
0
SBE
0
n/a
0
n/a
0
n/a
0
TC
0
15
14
13
12
11
10
9
8
AWC7
0
AWC6
0
AWC5
0
AWC4
0
AWC3
0
AWC2
0
AWC1
0
AWC0
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS3134 | Chateau Channelized T1 And E1 And HDLC Controller |
| DS3160 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| DS3171 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3171N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3172 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3116MP000 | 制造商:Thomas & Betts 功能描述:MAXGARD - RR8F |
| DS311X | 功能描述:KWIK-CHG DESIGNATION STRIPS DBL RoHS:是 類別:盒，外殼，支架 >> 插線臺，插座面板 - 配件 系列:Kwik-Change® 標(biāo)準(zhǔn)包裝:50 系列:- 附件類型:模擬插頭，雙 樣式:耳機(jī)，0.173" 直徑 包括:- |
| DS312 | 功能描述:插線板 DESIGN STRIP COVER RoHS:否 制造商:Switchcraft 產(chǎn)品類型:Bantam (TT) 正規(guī)化: 高度/機(jī)架數(shù)量: 深度: 端接類型: 位置/觸點(diǎn)數(shù)量:48 |
| DS-312 | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Four-Way Power Divider, 10 - 500 MHz |
| DS312_09 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Introduction and Ordering Information |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。