- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385002 > TMX320VC5421 (Texas Instruments, Inc.) DIGITAL SIGNAL PROCESSOR PDF資料下載
參數(shù)資料
| 型號： | TMX320VC5421 |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | DIGITAL SIGNAL PROCESSOR |
| 中文描述： | 數(shù)字信號處理器 |
| 文件頁數(shù)： | 75/88頁 |
| 文件大小： | 1156K |
| 代理商： | TMX320VC5421 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁當(dāng)前第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
TMS320VC5421
DIGITAL SIGNAL PROCESSOR
SPRS098 – DECEMBER 1999
75
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251–1443
multichannel buffered serial port timing (continued)
timing requirements for McBSP as SPI master or slave: [H=0.5t
c(CO)
] CLKSTP = 11b, CLKXP = 0
(see Figure 43)
MASTER
SLAVE
UNIT
MIN
MAX
MIN
MAX
tsu(BDRV-BCKXH)
th(BCKXH-BDRV)
tsu(BFXL-BCKXH)
tc(BCKX)
For all SPI slave modes, CLKG is programmed as 1/2 of the CPU clock by setting CLKSM = CLKGDV = 1.
Setup time, BDR valid before BCLKX high
12
2 – 12H
ns
Hold time, BDR valid after BCLKX high
4
5 +12H
ns
Setup time, BFSX low before BCLKX high
10
ns
Cycle time, BCLKX
12H
32H
ns
switching characteristics for McBSP as SPI master or slave: [H=0.5t
c(CO)
] CLKSTP = 11b,
CLKXP = 0
(see Figure 43)
PARAMETER
MASTER
SLAVE
UNIT
MIN
MAX
MIN
MAX
th(BCKXL-BFXL)
td(BFXL-BCKXH)
td(BCKXL-BDXV)
Hold time, BFSX low after BCLKX low§
Delay time, BFSX low to BCLKX high
C – 5
C + 5
ns
T – 5
T + 5
ns
Delay time, BCLKX low to BDX valid
–2
12
6H + 4
10H + 19
ns
tdis(BCKXL-BDXHZ)
Disable time, BDX high impedance following last data bit from BCLKX
low
–2
10
6H + 4
10H + 17
ns
td(BFXL-BDXV)
For all SPI slave modes, CLKG is programmed as 1/2 of the CPU clock by setting CLKSM = CLKGDV = 1.
T =
BCLKX period = (1 + CLKGDV) * 2H
C =
BCLKX low pulse width = T/2 when CLKGDV is odd or zero and = (CLKGDV/2) * 2H when CLKGDV is even
D =
BCLKX high pulse width = T/2 when CLKGDV is odd or zero and = (CLKGDV/2 + 1) * 2H when CLKGDV is even
§FSRP = FSXP = 1. As a SPI master, BFSX is inverted to provide active-low slave-enable output. As a slave, the active-low signal input on BFSX
and BFSR is inverted before being used internally.
CLKXM = FSXM = 1, CLKRM = FSRM = 0 for master McBSP
CLKXM = CLKRM = FSXM = FSRM = 0 for slave McBSP
BFSX should be low before the rising edge of clock to enable slave devices and then begin a SPI transfer at the rising edge of the master clock
(BCLKX).
Delay time, BFSX low to BDX valid
D – 2
D +10
4H – 4
8H + 17
ns
Bit 0
Bit(n-1)
(n-2)
(n-3)
(n-4)
Bit 0
Bit(n-1)
(n-2)
(n-3)
(n-4)
BCLKX
BFSX
BDX
BDR
td(BFXL-BCKXH)
tdis(BCKXL-BDXHZ)
td(BCKXL-BDXV)
th(BCKXH-BDRV)
tsu(BDRV-BCKXH)
td(BFXL-BDXV)
th(BCKXL-BFXL)
LSB
MSB
tsu(BFXL-BCKXH)
tc(BCKX)
Figure 43. McBSP Timing as SPI Master or Slave: CLKSTP = 11b, CLKXP = 0
A
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMX320VC5509AGHH | TMS320VC5509A Fixed-Point Digital Signal Processor |
| TMX470R1A64PN | 16/32-Bit RISC Flash Microcontroller |
| TMXT504 | SAW BANDPASS FILTER |
| TN0104 | N-Channel Enhancement-Mode Vertical DMOS FET(擊穿電壓40V，低門限1.6V，N溝道增強型垂直DMOS結(jié)構(gòu)場效應(yīng)管) |
| TN0104 | N-Channel Enhancement-Mode Vertical DMOS FETs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320VC5441GGU | 制造商:Texas Instruments 功能描述: |
| TMX320VC5472GHK | 功能描述:IC DIGITAL SYSTEM PROCESSOR RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:- 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| TMX320VC549GGU100 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Texas Instruments 功能描述: |
| TMX320VC549PGE-100 | 制造商:Texas Instruments 功能描述:320VC549PGE-100 |
| TMX320VC5501GZZ300 | 制造商:Texas Instruments 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。