- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360706 > IBM32NPR101EPXCAC133 Microprocessor PDF資料下載
參數(shù)資料
| 型號： | IBM32NPR101EPXCAC133 |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 99/131頁 |
| 文件大?。?/td> | 1679K |
| 代理商： | IBM32NPR101EPXCAC133 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁
PRS28.4G
IBM Packet Routing Switch
prs28.03.fm
August 31, 2000
I/O Definitions and Timing
Page 99 of 131
nDI2
Input,
active low
Serves as the driver inhibit for all chip test outputs. When a low level (`0'b) is applied
to this input, all chip test outputs are disabled. When this signal is inactive (`1'b), all
test outputs are controlled by the functional enable. This input enables exclusive con-
trol of the test outputs independently of their respective functional enable, for the pur-
pose of LSSD test.
SIDD
Input
Receiver inhibit and leakage current test.
WTEST
Input
Receiver inhibit for wafer test.
PLL_TESTIN
Input
Used during a test as the internal PLL test input.
PLL_TESTOUT
Output
Used during a test as the internal PLL test output
PLL_LOCK
Output
Set to ‘1’b when the PLL has attained phase lock.
DELAY_OUT
Output
Output of the internal delay element used for process measurement. The input to the
delay element is RAM_BURN_IN.
RAM_BURN_IN
Input
Performs a “burn-in” of the internal RAMs. Once the ABIST is started from the OCM,
the ABIST sequence will repeat itself until the device is reset.
Other Signals
PLL_VDDA
Input
3.3V PLL supply.
VREF_MS_IN
Input
1.5V voltage reference for MS_IN_ADDR HSTL receivers.
VREF_MS_OUT
Input
1.5V voltage reference for MS_OUT_ADDR HSTL receivers.
VREF_MS_SYNC
Input
1.5V voltage reference for MS_SYNC and MS_DASLSYNC HSTL receivers.
Table 21: Signal Definitions
(Page 6 of 6)
Signal Name
Type
Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IBM37RGB524CF17A | Video DAC with Color Palette (RAMDAC) |
| IBM37RGB524CF22A | Video DAC with Color Palette (RAMDAC) |
| IBM39MPEGS420PBA18C | |
| IBM39MPEGS422PBA17C | |
| IBM39MPEGSIPBA18C | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IBM35CPC945C03C-2 | 制造商:IBM 功能描述: |
| IBM37RGB524CF17A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| IBM37RGB524CF22A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| IBM39ENV422DLL00C | 制造商:IBM 功能描述: |
| IBM39ENV422PBA17C | 制造商:IBM Microelectronics 功能描述:VID ENCODER 420PIN HPBGA - Trays 制造商:IBM 功能描述:IBM IBM39ENV422PBA17C Encoders - Decoders |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。