參數(shù)資料
型號: COLDFIRE2UM
英文描述: Version 2/2M ColdFire Core Processor User's Manual
中文描述: 版本2/2M ColdFire內(nèi)核的處理器用戶手冊
文件頁數(shù): 60/253頁
文件大?。?/td> 1762K
代理商: COLDFIRE2UM
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
MOTOROLA
ColdFire2/2M User’s Manual
For More Information On This Product,
Go to: www.freescale.com
3-1
SECTION 3
MASTER BUS OPERATION
The master bus provides a basic two cycle bus protocol, similar to that used by previous
generations of M68000 microprocessors. Basic cycles are defined as the transfer start (TS)
cycle and the transfer acknowledge (TA) cycle. The address and control information is
driven onto the bus during the TS cycle, and the data is valid during the subsequent TA
cycle. By delaying the assertion of the transfer acknowledge signal, the bus automatically
inserts wait states to easily accommodate any slave response speed. The following sections
detail the signal descriptions, data transfer mechanism, and bus transfer protocols.
3.1 SIGNAL DESCRIPTION
This section describes the ColdFire2/2M signals associated with the master bus. All
ColdFire2/2M signals are unidirectional and synchronous.
3.1.1 68K Interrupt Acknowledge Mode Enable (IACK_68K)
This active-high input signal enables the 68K interrupt acknowledge mode. In this mode, the
MADDR
[31:0],
MTT
[1:0], and
MTM
[2:0] signals mimic the 68K address bus and function
codes during interrupt acknowledge and CPU space bus cycles. This is a static input. Refer
to
Section 3.7.1 Interrupt Acknowledge Bus Cycle
for more information.
3.1.2 Master Address Bus (MADDR[31:0])
During a normal bus cycle, this 32-bit output bus provides the address of the first item of a
bus transfer. It is capable of addressing four Gbytes of address space.
3.1.3 Master Arbiter Control (MARBC[1:0])
These output signals can be used to specify the mode of operation for an optional arbitration
module. They reflect the bit positions [17:16] in the CACR. If an optional arbitration module
is not used, these signals can be used as general purpose output signals.
3.1.4 Master Freeze (MFRZB)
This active-low output signal indicates that the core has been halted. MFRZB is not part of
the M-Bus protocol. It is simply a signal that can be used to alert timers or other peripheral
modules that the core has been halted.
3.1.5 Master Kill (MKILLB)
This active-low output signal qualifies MTSB (i.e. it can assert in other cycles but is only
significant in a cycle where MSTB is asserted). When MKILLB is asserted simultaneously
with MTSB assertion, this indicates a hit in a K-Bus memory and that the external cycle must
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料
PDF描述
COLDFIRE2UMAD Version 2/2M ColdFire Core Processor User's Manual Addendum
COLDFIRE3UM Version 3 ColdFire Core User's Manual
COM150A 100V Single N-Channel Hi-Rel MOSFET in a TO-254AA package
COM2017P UART
COM2502P UART
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
COLDFIRE2UMAD 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Version 2/2M ColdFire Core Processor User's Manual Addendum
COLDFIRE3UM 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Version 3 ColdFire Core User's Manual
COLD-PACK 制造商:NTE Electronics 功能描述:
COLDS/002 制造商:Farnell / Duratool 功能描述:JOBBER DRILL SET 1.0-13.0X0.5MM
COLINKEX 制造商:Embest Info&Tech Co Ltd 功能描述:ADAPTER DEBUG SW/JTAG 制造商:EMBEST 功能描述:ADAPTER, DEBUG, SW/JTAG 制造商:EMBEST 功能描述:DEBUGGER, LPC13XX; Silicon Family Name:LPC13xx; Core Architecture:ARM; Core Sub-Architecture:Cortex-M3; IC Product Type:Debugger; Features:Support Cortex M0 and Cortex M3 Devices, Support Software & JTAG Debugging ;RoHS Compliant: Yes