參數(shù)資料
型號: COLDFIRE2UM
英文描述: Version 2/2M ColdFire Core Processor User's Manual
中文描述: 版本2/2M ColdFire內(nèi)核的處理器用戶手冊
文件頁數(shù): 109/253頁
文件大小: 1762K
代理商: COLDFIRE2UM
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁當(dāng)前第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
Integrated Memories
MOTOROLA
ColdFire2/2M User’s Manual
For More Information On This Product,
Go to: www.freescale.com
5-3
5.1.3.1 INSTRUCTION CACHE ADDRESS BUS (ICH_ADDR[14:2]).
These registered
output signals provide the address of the current bus cycle (i.e. fetch cycle) to the integrated
cache RAMs. ICH_ADDR is only updated on fetch cycles (i.e. ICH_ADDR does not get
updated on RAM or ROM hits). This bus should be connected to the address bus (A) of the
two compiled cache RAMs. ICH_ADDR[N:M] is being provided via MADDR[N:M].
5.1.3.2 INSTRUCTION CACHE DATA CHIP-SELECT (ICHD_CSB).
This active-low,
output signal indicates the cache data RAM is currently selected to perform a data transfer
with the ColdFire2/2M. This bus should be connected to the chip-select (CSB) signal of the
compiled cache data RAM.
5.1.3.3 INSTRUCTION CACHE DATA INPUT BUS (ICHD_DI[31:0]).
signals provide the write data path between the ColdFire2/2M and the cache data RAM. The
data bus is 32-bits wide and should be connected to the data inputs (DBI) of the compiled
cache data RAM.
These output
5.1.3.4 INSTRUCTION CACHE DATA OUTPUT BUS (ICHD_DO[31:0]).
signals provide the read data path between the cache data RAM and the ColdFire2/2M. The
data bus is 32-bits wide and should be connected to the data outputs (DBO) of the compiled
cache data RAM.
These input
Figure 5-1. Example of 8 Kbyte Instruction Cache Interface Diagram
ICHD_CSB
ICHD_DI[31:0]
ICHD_DO[31:0]
ICHD_ST
ICHD_RWB
ICH_ADDR[14:2]
ICHT_CSB
ICHT_DI[31:8]
ICHT_DO[31:8]
ICHT_ST
ICHT_RWB
CSB
DBI[19:0]
DBO[19:0]
ST
RWB
A[8:0]
CSB
DBI[31:0]
DBO[31:0]
ST
RWB
A[10:0]
TAG RAM
CPU CORE
DATA RAM
SIZE
ICH_SZ[2:0]
[31:13,8]
[31:13,8]
[12:2]
[31:0]
[31:0]
[2:0]
[12:4]
[12:2]
GND
[12:9]
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料
PDF描述
COLDFIRE2UMAD Version 2/2M ColdFire Core Processor User's Manual Addendum
COLDFIRE3UM Version 3 ColdFire Core User's Manual
COM150A 100V Single N-Channel Hi-Rel MOSFET in a TO-254AA package
COM2017P UART
COM2502P UART
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
COLDFIRE2UMAD 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Version 2/2M ColdFire Core Processor User's Manual Addendum
COLDFIRE3UM 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Version 3 ColdFire Core User's Manual
COLD-PACK 制造商:NTE Electronics 功能描述:
COLDS/002 制造商:Farnell / Duratool 功能描述:JOBBER DRILL SET 1.0-13.0X0.5MM
COLINKEX 制造商:Embest Info&Tech Co Ltd 功能描述:ADAPTER DEBUG SW/JTAG 制造商:EMBEST 功能描述:ADAPTER, DEBUG, SW/JTAG 制造商:EMBEST 功能描述:DEBUGGER, LPC13XX; Silicon Family Name:LPC13xx; Core Architecture:ARM; Core Sub-Architecture:Cortex-M3; IC Product Type:Debugger; Features:Support Cortex M0 and Cortex M3 Devices, Support Software & JTAG Debugging ;RoHS Compliant: Yes