參數(shù)資料
型號(hào): SIO10N268-NU
廠商: STANDARD MICROSYSTEMS CORP
元件分類: 外設(shè)及接口
英文描述: MULTIFUNCTION PERIPHERAL, PQFP128
封裝: 14 X 14 MM, 1MM THICKNESS, GREEN, TQFP-128
文件頁數(shù): 47/251頁
文件大?。?/td> 1384K
代理商: SIO10N268-NU
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當(dāng)前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
Advanced Notebook I/O for ISA or LPC Designs
Datasheet
Rev. 0.5 (03-24-05)
Page 142
SMSC SIO10N268
DATASHEET
8.14.1.6 AC/DC Specification Issue
All SER_IRQ agents must drive / sample SER_IRQ synchronously related to the rising edge of PCI bus
clock. The SER_IRQ pin uses the electrical specification of PCI bus. Electrical parameters will follow PCI
spec. section 4, sustained tri-state.
8.14.1.7 Reset and Initialization
The SER_IRQ bus uses PCI_RESET# as its reset signal. The SER_IRQ pin is tri-stated by all agents while
PCI_RESET# is active. With reset, SER_IRQ Slaves are put into the (continuous) IDLE mode. The Host
Controller is responsible for starting the initial SER_IRQ Cycle to collect system’s IRQ/Data default values.
The system then follows with the Continuous/Quiet mode protocol (Stop Frame pulse width) for
subsequent SER_IRQ Cycles. It is Host Controller’s responsibility to provide the default values to 8259’s
and other system logic before the first SER_IRQ Cycle is performed. For SER_IRQ system suspend,
insertion, or removal application, the Host controller should be programmed into Continuous (IDLE) mode
first. This is to guarantee SER_IRQ bus is in IDLE state before the system configuration changes.
8.14.2 Routable IRQ Inputs
The
routable
IRQ
input
(IRQINx)
functions
are
on
pins
53
(GP13/IRQIN1/LED1),
20
(GP23/nLED2/IRQIN2), and 60 (GP20/IRRX2/IRQIN3). The IRQINx pin’s IRQ time slot in the Serial IRQ
stream is selected via a 4-bit control register for each IRQIN function (CR29 for IRQIN1, CR2A for IRQIN2
and IRQIN3). A value of 0000 disables the IRQ function.
NOTE:
In order to use an IRQ for one of the IRQINx inputs that are muxed on the GPIO pins, the corresponding
IRQ must not be used for any of the devices in the SIO10N268. Otherwise contention may occur.
IRQIN1, IRQIN2, and IRQIN3 are capable of generating PME wake events. If an IRQINx pin generates an
event, the associated PME Wake Status bit will be set to ‘1’. The following is a list of the PME status and
enable bits associated with the IRQINx pins.
IRQIN1 will generate an event on bit[3] GP13 of the PME_STS1 register at offset 0x02. If bit[3] GP13
of the PME_EN1 register at offset 0x05 is set to ‘1’ and the PME_EN bit is set to ‘1’ in the PME_EN
register offset 0x01 the IO_PME# pin will be asserted.
IRQIN2 will generate an event on bit[5] GP23 of the PME_STS2 register at offset 0x03. If bit[5] GP23
of the PME_EN2 register at offset 0x06 is set to ‘1’ and the PME_EN bit is set to ‘1’ in the PME_EN
register offset 0x01 the IO_PME# pin will be asserted.
IRQIN3 will generate an event on bit[2] GP20 of the PME_STS2 register at offset 0x03. If bit[2] GP20
of the PME_EN2 register at offset 0x06 is set to ‘1’ and the PME_EN bit is set to ‘1’ in the PME_EN
register offset 0x01 the IO_PME# pin will be asserted.
IRQIN1 and IRQIN2 are capable of generating SMI events. If an IRQINx pin generates an event, the
associated SMI Status bit will be set to ‘1’. The following is a list of the SMI status and enable bits
associated with the IRQINx pins.
IRQIN1 will generate an event on bit[3] GP13 of the SMI_STS1 register at offset 0x08. If bit[3] GP13
of the SMI_EN1 register at offset 0x0A is set to ‘1’ the IO_SMI# pin will be asserted.
IRQIN2 will generate an event on bit[4] GP23 of the SMI_STS2 register at offset 0x09. If bit[4] GP23
of the SMI_EN2 register at offset 0x0B is set to ‘1’ the IO_SMI# pin will be asserted.
NOTE:
IRQIN3 is not capable of generating an SMI event. The edge is programmable through the polarity bit of
the GPIO control register.
Application Note:
If GPIO function is selected on GP13/IRQIN1, GP23/nLED2/IRQIN2, or GP20/IRRX2/IRQIN3 pins and if
IRQ is selected using the routing registers (CR29 for IRQIN1 and CR2A for IRQIN2 and IRQIN3), IRQs will
相關(guān)PDF資料
PDF描述
SIS300 GRAPHICS PROCESSOR, PBGA365
SK12430PJT 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SK12439PJ 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SK12439PJT 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SL15100ZIT-XXX 200 MHz, OTHER CLOCK GENERATOR, PDSO8
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SIO665GT 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIO666GT 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIO669 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIOLS1000V2 制造商:SECELECTRONICS 制造商全稱:SECELECTRONICS 功能描述:Current Sensors
SIOLS2000V2 制造商:SECELECTRONICS 制造商全稱:SECELECTRONICS 功能描述:Current Sensors