參數(shù)資料
型號: SIO10N268-NU
廠商: STANDARD MICROSYSTEMS CORP
元件分類: 外設(shè)及接口
英文描述: MULTIFUNCTION PERIPHERAL, PQFP128
封裝: 14 X 14 MM, 1MM THICKNESS, GREEN, TQFP-128
文件頁數(shù): 171/251頁
文件大?。?/td> 1384K
代理商: SIO10N268-NU
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁當(dāng)前第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
Advanced Notebook I/O for ISA or LPC Designs
Datasheet
Rev. 0.5 (03-24-05)
Page 26
SMSC SIO10N268
DATASHEET
Note 4.2
The LPCPD# pin may be tied high. The LPC interface will function properly if the PCI_RESET# signal
follows the protocol defined for the LRESET# signal in the “Low Pin Count Interface Specification”.
Note 4.3
If the 32kHz input clock is not used the CLKI32 pin must be grounded. There is a bit in the configuration
register at CR1E that determines whether the 32KHz clock input is used as the clock source for the WDT
and the LED’s. Set this bit to ‘1’ if the clock is not connected.
Note 4.4
The FDD output pins multiplexed in the PARALLEL PORT INTERFACE are OD drivers only and are not
affected by the FDD Output Driver Controls (see subsection CR05 in the Configuration section).
Note 4.5
Active (push-pull) output drivers are required on these pins in the enhanced parallel port modes.
Note 4.6
The nRTS1/SYSOPT pin requires an external pulldown resistor to put the base I/O address for
configuration at 0x02E.
An external pullup resistor is required to move the base I/O address for
configuration to 0x04E.
Note 4.7
The GP21/IRTX2/WDT pin is tristate when VCC=0. The pin comes up as an output and low following a
VCC POR and Hard Reset if configured for IRTX2 function. The GP21/IRTX2/WDT pin will remain low
following a power-up (VCC POR) if configured for IRTX2 until serial port 2 is enabled by setting the
UART2 Power bit to ‘1’. Once the power has been applied the pin will reflect the state of the IR transmit
output of the IRCC block. If this pin is configured for GPIO function, the pin will reflect the state of the
GPIO on a VCC POR.
Note 4.8
The GP53/TXD2/IRTX pin defaults to tristate when the part is under VTR power (VCC=0). The pin
comes up tristate following a VTR POR, VCC POR, and Hard Reset.
If the pin is configured for
alternate functions TXD2 or IRTX the GP53/TXD2/IRTX pin will remain tristate following a power-up
(VCC POR) until the UART2 Power bit is set to ‘1’. Once the power has been applied to the UART, the
pin will reflect the current state of the output transmit buffer. If this pin is configured for GPIO function,
the pin will reflect the state of the GPIO on a VCC POR.
Note 4.9
VTR can be connected to VCC if no wakeup functionality is required.
Note 4.10
VCC must not be greater than 0.5V above VTR.
Note 4.11
The nLED1 pin is powered by VCC and can only be controlled when the part is under VCC power.
Note 4.12
The nLED2 pin is powered by VTR so that the LED can be controlled when the part is under VTR power.
Note 4.13
The LPC_ISA pin may be connected directly to VCC to select ISA Mode (a pull-up is not recommended,
but one less than 1k ohms can be used). It can either be left unconnected or connected to ground to
select LPC Mode. The pin has a 30uA internal pulldown.
Note 4.14
These GPIO pins only have push-pull buffers. They cannot be configured for open drain outputs.
Note 4.15
MEMEN is a strapping option to enable/disable memory decoding on the LPC interface for the X-Bus.
When MEMEN is asserted (high), the LPC interface will decode memory or FWH addresses for the X-
Bus. When MEMEN is deasserted (low), the LPC interface will not decode memory or FWH addresses
Note 4.16
FWHSEL is a strapping option to determine the type of memory cycle decoded when the MEMEN
strapping option is asserted.
Assuming X-Bus memory cycles are enabled (MEMEN = 1), when
FWHSEL is asserted (high) FWH memory cycles are decoded for the X-Bus. When FWHSEL is
deasserted (low), LPC memory cycles are decoded for the X-Bus. If MEMEN=0, FWHSEL is has no
effect (i.e., Don’t Care).
Note 4.17
These pins have input buffers into the wakeup logic that are powered by VTR.
相關(guān)PDF資料
PDF描述
SIS300 GRAPHICS PROCESSOR, PBGA365
SK12430PJT 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SK12439PJ 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SK12439PJT 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SL15100ZIT-XXX 200 MHz, OTHER CLOCK GENERATOR, PDSO8
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SIO665GT 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIO666GT 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIO669 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIOLS1000V2 制造商:SECELECTRONICS 制造商全稱:SECELECTRONICS 功能描述:Current Sensors
SIOLS2000V2 制造商:SECELECTRONICS 制造商全稱:SECELECTRONICS 功能描述:Current Sensors