參數(shù)資料
型號(hào)： SIO10N268-NU
廠商： STANDARD MICROSYSTEMS CORP
元件分類： 外設(shè)及接口
英文描述： MULTIFUNCTION PERIPHERAL, PQFP128
封裝： 14 X 14 MM, 1MM THICKNESS, GREEN, TQFP-128
文件頁數(shù)： 2/251頁
文件大?。?/td> 1384K
代理商： SIO10N268-NU
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
Advanced Notebook I/O for ISA or LPC Designs
Datasheet
Rev. 0.5 (03-24-05)
Page 10
SMSC SIO10N268
DATASHEET
LIST OF TABLES
Table 3.1 - SIO10N268 LPC Mode ..............................................................................................................................16
Table 3.2 - SIO10N268 ISA Mode................................................................................................................................17
Table 4.1 - Pin Functions .............................................................................................................................................18
Table 8.1 - Super I/O Block Addresses ........................................................................................................................34
Table 8.2 – LPC Bus Interface Signals ........................................................................................................................35
Table 8.3 – LPC Cycle Types.......................................................................................................................................35
Table 8.4
Number of Long Syncs Inserted for Memory Cycles .................................................................................39
Table 8.5 - FWH Strapping Options .............................................................................................................................40
Table 8.6 - Description of ISA Signals..........................................................................................................................50
Table 8.7 – Status, Data and Control Registers ...........................................................................................................52
Table 8.8 - Internal 2 Drive Decode (Normal)...............................................................................................................57
Table 8.9 - Internal 2 Drive Decode (Drives 0 and 1 Swapped) ...................................................................................57
Table 8.10 - Tape Select Bits.......................................................................................................................................57
Table 8.11 - Drive Type ID ...........................................................................................................................................58
Table 8.12 - Precompensation Delays .........................................................................................................................59
Table 8.13 - Data Rates ...............................................................................................................................................59
Table 8.14 - DRVDEN Mapping0 .................................................................................................................................60
Table 8.15 – Default Precompensation Delays ............................................................................................................60
Table 8.16 - FIFO Service Delay..................................................................................................................................61
Table 8.17 - Status Register 0......................................................................................................................................64
Table 8.18 - Status Register 1......................................................................................................................................65
Table 8.19 - Status Register 2......................................................................................................................................65
Table 8.20 - Status Register 3......................................................................................................................................66
Table 8.21 - Description of Command Symbols ...........................................................................................................69
Table 8.22 - Instruction Set ..........................................................................................................................................71
Table 8.23 - Sector Sizes.............................................................................................................................................79
Table 8.24 - Effects of MT and N Bits............................................................................................................................80
Table 8.25 - Skip Bit vs Read Data command..............................................................................................................80
Table 8.26 - Skip Bit vs. Read Deleted Data Command...............................................................................................81
Table 8.27 - Result Phase Table..................................................................................................................................81
Table 8.28 - Verify Command Result Phase Table ......................................................................................................83
Table 8.29 - Typical Values for Formatting...................................................................................................................84
Table 8.30 - Interrupt Identification................................................................................................................................86
Table 8.31 - Drive Control Delays (ms) ........................................................................................................................87
Table 8.32 - Effects of WGATE and GAP Bits .............................................................................................................90
Table 8.33 - Addressing the Serial Port .......................................................................................................................91
Table 8.34 - Interrupt Control Table ..............................................................................................................................95
Table 8.35 - Baud Rates ............................................................................................................................................102
Table 8.36 - Reset Function Table ..............................................................................................................................102
Table 8.37 - Register Summary for an Individual UART Channel ..............................................................................106
Table 8.38 - FIR Transceiver Module-Type Select.....................................................................................................110
Table 8.39 - IR Rx Data Pin Selection........................................................................................................................110
Table 8.40 - Parallel Port Connector ...........................................................................................................................112
Table 8.41 - EPP Pin Descriptions ..............................................................................................................................119
Table 8.42 - ECP Pin Descriptions..............................................................................................................................121
Table 8.43 - ECP Register Definitions .........................................................................................................................122
Table 8.44 - Mode Descriptions ..................................................................................................................................122
Table 8.45 - Extended Control Register ......................................................................................................................127
Table 8.46 – Extended Control Register (continued)..................................................................................................128
Table 8.47 - Extended Control Register (continued) ..................................................................................................128
Table 8.48 - Forward Channel Commands (HostAck Low), .......................................................................................129
Table 8.49 - Modified Parallel Port FDD Control ........................................................................................................133
Table 8.50 – FDC Parallel Port Pins ..........................................................................................................................133
Table 8.51 - PC/AT and PS/2 Available Registers .....................................................................................................137
Table 8.52 - State of Floppy Disk Drive Interface Pins in Powerdown........................................................................137
Table 8.53 - SER_IRQ Sampling Periods ..................................................................................................................140
Table 8.54 - SIO10N268 CLKRUN# Function ............................................................................................................144
相關(guān)PDF資料
PDF描述
SIS300 GRAPHICS PROCESSOR, PBGA365
SK12430PJT 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SK12439PJ 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SK12439PJT 800 MHz, OTHER CLOCK GENERATOR, PQCC28
SL15100ZIT-XXX 200 MHz, OTHER CLOCK GENERATOR, PDSO8
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SIO665GT 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIO666GT 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIO669 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
SIOLS1000V2 制造商:SECELECTRONICS 制造商全稱:SECELECTRONICS 功能描述:Current Sensors
SIOLS2000V2 制造商:SECELECTRONICS 制造商全稱:SECELECTRONICS 功能描述:Current Sensors
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*