- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379891 > CL-PD6722 (Cirrus Logic, Inc.) ISA-TOOPC-CARD HOST ADAPTERS PDF資料下載
參數(shù)資料
| 型號(hào)： | CL-PD6722 |
| 廠商： | Cirrus Logic, Inc. |
| 英文描述： | ISA-TOOPC-CARD HOST ADAPTERS |
| 中文描述： | ISA的TOOPC卡主機(jī)適配器 |
| 文件頁數(shù)： | 68/128頁 |
| 文件大?。?/td> | 1591K |
| 代理商： | CL-PD6722 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
PRELIMINARY DATA SHEET v3.1
CL-PD6710/’22
ISA–to–PC-Card Host Adapters
May 1997
68
EXTENSION REGISTERS
Figure 9-2. Selection of Acknowledge Time-out Interval
The maximum DMA acknowledge delay (t2 as shown in
Figure 9-2
) should be programmed to a time
greater than the maximum time required from the system’s issuance of a DMA acknowledge to its issu-
ance of a DMA read or write cycle (t1 as shown in
Figure 9-2
). The t1 time is indicated in the specifications
for the systems DMA cycle timing.
Typical system specifications for t1 are 190–270 ns, making a value of 80h for the
Maximum DMA
Acknowledge Delay
register suitable for many applications. If the CL-PD6722 is used in an add-in card
application, a value of 20h may be suitable.
Table 9-1
shows
Maximum DMA Acknowledge Delay
reg-
ister values to be programmed for a desired maximum DMA acknowledge delay.
Table 9-1.
Maximum DMA Acknowledge Delay Register Values
Register Value
Maximum DMA Acknowledge Delay
(25-MHz internal clock and default Setup timing)
80h
40h
C0h
20h
A0h
60h
E0h
10h
90h
50h
D0h
30h
B0h
7 clocks = 280 ns
8 clocks = 320 ns
9 clocks = 360 ns
10 clocks = 400 ns
11 clocks = 440 ns
12 clocks = 480 ns
13 clocks = 520 ns
14 clocks = 560 ns
15 clocks = 600 ns
16 clocks = 640 ns
17 clocks = 680 ns
18 clocks = 720 ns
19 clocks = 760 ns
DREQ
DACK*
AEN
IOR*/IOW*
t2
t1
t1 = time delay from DMA acknowledge to IOR* or IOW* command (specified by system design).
t2 = time to program into the Maximum DMA Acknowledge Delay register for when IOR* or IOW* falling edge does not occur (t2 > t1).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CL-PS6700 | Low-Power PC Card Controller for the CL-PS7111 |
| CL-PS6700-VC-A | Low-Power PC Card Controller for the CL-PS7111 |
| CL-PS7110-VC-A | Low-Power System-on-a-Chip |
| CL-PS7110-VI-A | Low-Power System-on-a-Chip |
| CL-PS7110 | Low-Power System-on-a-Chip |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CL-PD6722-VC-B | 制造商:Cirrus Logic 功能描述:ELECTRONIC COMPONENT |
| CL-PD6729-QC-C | 制造商:BASIS 功能描述: |
| CLPD6729QCE | 制造商:BASIS 功能描述: |
| CL-PD6729-QC-E | 制造商:CIRRUS LOGIC 功能描述: |
| CL-PD6730-QC-B79030-648AC | 制造商:CL 功能描述:CL-PD6730-QC-B79030- |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。