參數(shù)資料
型號： SYM53C876
廠商： LSI Corporation
英文描述： PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器)
中文描述： 的PCI -雙通道SCSI多功能控制器（雙通道的PCI的SCSI多功能控制器）
文件頁數(shù)： 59/285頁
文件大?。?/td> 3341K
代理商： SYM53C876
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁
SYM53C876/876E Data Manual
2-25
Functional Description
SCSI Functional Description
dition occurs, SCRIPTS halts and the system
never knows it unless it times out and checks
the ISTAT after a certain period of inactivity.
If you are polling the ISTAT instead of using
hardware interrupts, then masking a fatal
interrupt makes no difference since the SIP
and DIP bits in the ISTAT inform the system
of interrupts, not the INTA/ (or INTB/) pin.
Masking an interrupt after INTA/ (or INTB/)
is asserted does not cause deassertion of
INTA/ (or INTB/).
Stacked Interrupts
The SYM53C876 stacks interrupts if they
occur one after the other. If the SIP or DIP
bits in the ISTAT register are set (first level),
then there is already at least one pending
interrupt, and any future interrupts are
stacked in extra registers behind the SIST0,
SIST1, and DSTAT registers (second level).
When two interrupts have occurred and the
two levels of the stack are full, any further
interrupts sets additional bits in the extra reg-
isters behind SIST0, SIST1, and DSTAT.
When the first level of interrupts are cleared,
all the interrupts that came in afterward
moves into the SIST0, SIST1, and DSTAT.
After the first interrupt is cleared by reading
the appropriate register, the INTA/ (or INTB/
) pin deasserts for a minimum of three CLKs;
the stacked interrupts move into the SIST0,
SIST1, or DSTAT; and the INTA/ (or INTB/
) pin asserts once again.
Since a masked non-fatal interrupt does not
set the SIP or DIP bits, interrupt stacking
does not occur. A masked, non-fatal interrupt
still posts the interrupt in SIST0, but does not
assert the INTA/ (or INTB/) pin. Since no
interrupt is generated, future interrupts move
right into the SIST0 or SIST1 instead of
being stacked behind another interrupt. When
another condition occurs that generates an
interrupt, the bit corresponding to the earlier
masked non-fatal interrupt is still set.
A related situation to interrupt stacking is
when two interrupts occur simultaneously.
Since stacking does not occur until the SIP or
DIP bits are set, there is a small timing win-
dow in which multiple interrupts can occur
but are not stacked. These could be multiple
SCSI interrupts (SIP set), multiple DMA
interrupts (DIP set), or multiple SCSI and
multiple DMA interrupts (both SIP and DIP
set).
As previously mentioned, DMA interrupts do
not attempt to flush the FIFOs before gener-
ating the interrupt. It is important to set either
the Clear DMA FIFO (CLF) and Clear SCSI
FIFO (CSF) bits if a DMA interrupt occurs,
and the DMA FIFO Empty (DFE) bit is not
set because any future SCSI interrupts are not
posted until the DMA FIFO is clear of data.
These “l(fā)ocked out” SCSI interrupts are
posted as soon as the DMA FIFO is empty.
Halting in an
Orderly Fashion
When an interrupt occurs, the SYM53C876
attempts to halt in an orderly fashion.
n
If the interrupt occurs in the middle of an
instruction fetch, the fetch is completed,
except in the case of a Bus Fault.
Execution does not begin, but the DSP
points to the next instruction since it is
updated when the current instruction is
fetched.
n
If the DMA direction is a write to memory
and a SCSI interrupt occurs, the
SYM53C876 attempts to flush the DMA
FIFO to memory before halting. Under
any other circumstances only the current
cycle is completed before halting, so the
DFE bit in DSTAT should be checked to
see if any data remains in the DMA FIFO.
n
SCSI SREQ/SACK handshakes that have
begun are completed before halting.
n
The SYM53C876 attempts to clean up
any outstanding synchronous offset before
相關(guān)PDF資料
PDF描述
SYM53C895A PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器)
SYM53C895 PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）)
SYM53C896 PCI to Dual Channel Ultra2 SCSI Multifunction Controller(PCI與雙通道Ultra2 SCSI連接多功能控制器)
SYMFC909 Fibre Channel Protocol Controller(光纖通道協(xié)議控制器)
T-13811 T1/CEPT Telecom Applications
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SYM53C876E(PBGA) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PQFP) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C885 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*