- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄98080 > SII3124ACBHU PCI BUS CONTROLLER, PBGA364 PDF資料下載
參數(shù)資料
| 型號(hào)： | SII3124ACBHU |
| 元件分類(lèi)： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PBGA364 |
| 封裝： | 21 X 21 MM, 1 MM PITCH, GREEN, BGA-364 |
| 文件頁(yè)數(shù)： | 73/88頁(yè) |
| 文件大小： | 592K |
| 代理商： | SII3124ACBHU |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)當(dāng)前第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)
PCI-X to Serial ATA Controller
Data Sheet
Silicon Image, Inc.
2006 Silicon Image, Inc.
SiI-DS-0160-C
75
7.3.11 Port FIS Configuration
Address Offset: 1028H
Access Type: Read/Write
Reset Value: 0x1000_1555
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
R
eser
ved
FIS27
c
fg
FIS34
c
fg
FIS39
c
fg
FIS41
c
fg
FIS46
c
fg
FIS58
c
fg
FIS5Fcfg
FISA1cfg
FISA6cfg
FISB8cfg
FISBFcfg
FISC7cfg
FISD4cfg
FISD9cfg
FISOcfg
This register contains bits for controlling Serial ATA FIS reception. For each possible FIS type, a 2-bit code defines the
desired reception behavior as follows:
00 – Accept FIS without interlock.
01 – Reject FIS without interlock
10 – Interlock FIS. Receive FIS into slot reserved for interlocked FIS reception. If no slot has been reserved,
reject the FIS.
11 – Reserved.
Bit[1:0] (FISOcfg) defines the 2-bit code for all other FIS types not defined by bits [29:2].
The following table defines the default behavior of FIS configuration.
Table 7-8 Default FIS Configurations
Configuration Bits
FIS
Code
FIS Name
Signals
Default
Value
Default Action
27h
Register (Host to Device)
fis27cfg[1:0]
01b
reject FIS without interlock
34h
Register (Device to Host)
fis34cfg[1:0]
00b
accept FIS without interlock
39h
DMA Activate
fis39cfg[1:0]
00b
accept FIS without interlock
41h
DMA Setup
fis41cfg[1:0]
00b
accept FIS without interlock
46h
Data
fis46cfg[1:0]
00b
accept FIS without interlock
58h
BIST Activate
fis58cfg[1:0]
00b
accept far-end retimed loopback, reject any other
5Fh
PIO Setup
fis5Fcfg[1:0]
00b
accept FIS without interlock
A1h
Set Device Bits
fisa1cfg[1:0]
00b
accept FIS without interlock
A6h
reserved
fisa6cfg[1:0]
01b
reject FIS without interlock
B8h
reserved
fisb8cfg[1:0]
01b
reject FIS without interlock
BFh
reserved
fisbFcfg[1:0]
01b
reject FIS without interlock
C7h
reserved
fisc7cfg[1:0]
01b
reject FIS without interlock
D4h
reserved
fisd4cfg[1:0]
01b
reject FIS without interlock
D9h
reserved
fisd9cfg[1:0]
01b
reject FIS without interlock
Others
reserved
fisocfg[1:0]
01b
reject FIS without interlock
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SII3512ECTU128 | PCI BUS CONTROLLER, PQFP128 |
| SII3531ACNU | PCI BUS CONTROLLER, QCC48 |
| SIO10N268-NU | MULTIFUNCTION PERIPHERAL, PQFP128 |
| SIS300 | GRAPHICS PROCESSOR, PBGA365 |
| SK12430PJT | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SII3132 | 制造商:SILICONIMAGE 制造商全稱(chēng):SILICONIMAGE 功能描述:PCI Express to 2-Port Serial ATA II Host Controller |
| SII3132CNU | 制造商:Silicon Image Inc 功能描述:PCI Express to Serial ATA Controller 88-Pin QFN |
| SII3512 | 制造商:SILICONIMAGE 制造商全稱(chēng):SILICONIMAGE 功能描述:PCI to Serial ATA Controller |
| SII3512ECTU128 | 制造商:Silicon Image Inc 功能描述:PCI to Serial ATA Controller 128-Pin TQFP 制造商:Silicone Image 功能描述: |
| SII3531 | 制造商:SILICONIMAGE 制造商全稱(chēng):SILICONIMAGE 功能描述:SteelVine⑩ Host Controller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。