參數(shù)資料
型號(hào): MC92604ZT
廠商: Freescale Semiconductor
文件頁(yè)數(shù): 6/122頁(yè)
文件大?。?/td> 0K
描述: IC TXRX ETH DUAL GIG 196-MAPBGA
標(biāo)準(zhǔn)包裝: 630
類型: 收發(fā)器
驅(qū)動(dòng)器/接收器數(shù): 2/2
規(guī)程: 千兆位以太網(wǎng)
電源電壓: 4.5 V ~ 5.5 V
安裝類型: 表面貼裝
封裝/外殼: 196-LBGA
供應(yīng)商設(shè)備封裝: 196-MAPBGA(15x15)
包裝: 托盤
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)
Package Description
MC92604 Dual Gigabit Ethernet Transceiver Reference Manual, Rev. 1
Freescale Semiconductor
8-7
RECV_B_ERR
Receiver B, error detect
B2
Output
LVTTL
RECV_B_RCLK
Receiver B, receive data clock
D1
Output
LVTTL
RECV_B_RCLK_B
Receiver B, data clock complement
C2
Output
LVTTL
RLINK_B_P
Receiver B, positive link input
H14
Input
Link
RLINK_B_N
Receiver B, negative link input
G14
Input
Link
XLINK_B_P
Transmitter B, positive link out
G11
Output
Link
XLINK_B_N
Transmitter B, negative link out
G12
Output
Link
DROP_SYNC
Drop synchronization
D12
Input
LVTTL
TBIE
Ten-bit interface enable
N11
Input
LVTTL
HSE
Half-speed enable
B14
Input
LVTTL
BSYNC
Byte synchronization mode
N13
Input
LVTTL
ADIE
Add/drop IDLE enable
P14
Input
LVTTL
COMPAT
IEEE Std. 802.3-2002 compatibility mode
N12
Input
LVTTL
DDR
Enable double data rate (DDR)
M8
Input
LVTTL
ENABLE_AN
Enable auto-negotiate if in GMII mode
M9
Input
LVTTL
REPE
Repeater mode enable
C12
Input
LVTTL
REF_CLK_P
PECL reference clock positive input
E14
Input
LVPECL
REF_CLK_N
PECL reference clock negative input
D14
Input
LVPECL
LVTTL_REF_CLK
LVTTL reference clock input
D13
Input
LVTTL
USE_DIFF_CLK
Select reference clock input
A14
Input
LVTTL
RCCE
Recovered clock enable
M11
Input
LVTTL
GTX_CLK0
Buffered reference clock output
P11
Output
LVTTL
GTX_CLK1
Buffered reference clock output
B8
Output
LVTTL
RECV_REF_A
Use receiver A as primary clock
M10
Input
LVTTL
XMIT_REF_A
Use transmitter A as primary clock
C13
Input
LVTTL
PLL_TPA
PLL analog test point
F131
Output
Analog
TST_0
Test mode select 0
P13
Input
LVTTL
TST_1
Test mode select 1
M12
Input
LVTTL
XCVR_A_LBE
Loopback enable channel A
P9
Input
LVTTL
XCVR_B_LBE
Loopback enable channel B
N9
Input
LVTTL
LBOE
Loopback output enable
P12
Input
LVTTL
STNDBY
Standby mode enable
M14
Input
LVTTL
MEDIA
Media impedance select
P8
Input
LVTTL
RECV_CLK_CENT
Center recovered clock relative to data
A8
Input
LVTTL
JPACK
Enable Jumbo packets
N8
Input
LVTTL
WSYNC1
Word sync definer
N14
Input
LVTTL
Table 8-2. MC92604 Signal to Ball Mapping (Sheet 3 of 4)
Signal Name
Description
Ball Number
(196 MAPBGA)
Direction
I/O Type
相關(guān)PDF資料
PDF描述
MCP2120T-I/SL IC ENCODR/DECODR 2.5V IR 14-SOIC
MCP2122-E/P IC ENCODER/DECODER IRDA 8-DIP
MCP2122T-E/SNG IC ENCODER/DECODR INFRARED 8SOIC
MCP3901A0T-E/SS IC ENERGY METER AFE 2CH 20-SSOP
MCP3903T-E/SS IC AFE 24BIT 64KSPS 6CH 28SSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC92610 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Quad 3.125 Gbaud SERDES
MC92610VF 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Quad 3.125 Gbaud SERDES
MC928G 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述:
MC929F 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述:
MC929G 制造商:Rochester Electronics LLC 功能描述:- Bulk