- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376463 > XRT84L38 (Exar Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | XRT84L38 |
| 廠商： | Exar Corporation |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 8/453頁 |
| 文件大?。?/td> | 2982K |
| 代理商： | XRT84L38 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁
XRT84L38
IV
OCTAL T1/E1/J1 FRAMER
REV. 1.0.1
F
IGURE
38. T
IMING
D
IAGRAM
OF
THE
I
NPUT
S
IGNALS
TO
THE
F
RAMER
WHEN
RUNNING
AT
B
IT
-M
ULTIPLEXED
16.384M
BIT
/
S
M
ODE
205
4.1.3.6 T1 T
RANSMIT
I
NPUT
I
NTERFACE
- HMVIP 16.384M
BIT
/
S
..................................................................................... 205
F
IRST
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 206
N
INTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
......................................................................................... 206
E
LEVENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
................................................................................... 207
T
HIRTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
................................................................................ 207
F
IFTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
................................................................................... 207
T
ENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
......................................................................................... 207
T
WELFTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
..................................................................................... 207
F
OURTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
............................................................................... 207
S
IXTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.................................................................................. 208
F
IGURE
39. I
NTERFACING
XRT84L38
TO
THE
L
OCAL
T
ERMINAL
E
QUIPMENT
USING
HMVIP 16.384M
BIT
/
S
D
ATA
B
US
.................... 209
F
IGURE
40. T
IMING
D
IAGRAM
OF
THE
I
NPUT
S
IGNALS
TO
THE
F
RAMER
WHEN
RUNNING
AT
HMVIP 16.384M
BIT
/
S
M
ODE
................ 209
4.1.3.7 T1 T
RANSMIT
I
NPUT
I
NTERFACE
- H.100 16.384M
BIT
/
S
....................................................................................... 209
F
IRST
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 210
N
INTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
......................................................................................... 210
E
LEVENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
................................................................................... 211
T
HIRTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
................................................................................ 211
F
IFTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
................................................................................... 211
T
ENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
......................................................................................... 211
T
WELFTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
..................................................................................... 211
F
OURTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
............................................................................... 211
S
IXTEENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.................................................................................. 212
F
IGURE
41. I
NTERFACING
XRT84L38
TO
THE
L
OCAL
T
ERMINAL
E
QUIPMENT
USING
H.100 16.384M
BIT
/
S
D
ATA
B
US
...................... 213
F
IGURE
42. T
IMING
D
IAGRAM
OF
THE
I
NPUT
S
IGNALS
TO
THE
F
RAMER
WHEN
RUNNING
AT
H.100 16.384M
BIT
/
S
M
ODE
.................. 213
5.0 THE DS1 RECEIVE SECTION............................................................................................................. 214
5.1 THE DS1 RECEIVE PAYLOAD DATA OUTPUT INTERFACE BLOCK......................................................... 214
5.1.1 DESCRIPTION OF THE RECEIVE PAYLOAD DATA OUTPUT INTERFACE BLOCK............................................. 214
R
ECEIVE
I
NTERFACE
C
ONTROL
R
EGISTER
(RICR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
22H)......................... 214
5.1.2 THE RECEIVE PAYLOAD DATA OUTPUT INTERFACE BLOCK OPERATING AT 1.544MBIT/S MODE.............. 214
S
LIP
B
UFFER
C
ONTROL
R
EGISTER
(SBCR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
16H) .................................. 215
S
LIP
B
UFFER
C
ONTROL
R
EGISTER
(SBCR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
16H) .................................. 215
T
ABLE
42: T
HE
R
ECEIVE
S
ERIAL
C
LOCK
AND
R
ECEIVE
S
INGLE
-F
RAME
S
YNCHRONIZATION
SIGNALS
FOR
DIFFERENT
S
LIP
B
UFFER
SETTINGS
216
R
ECEIVE
I
NTERFACE
C
ONTROL
R
EGISTER
(RICR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
22H)......................... 217
T
ABLE
43: T
HE
R
X
TS
B
[2:0]
BITS
WHEN
THE
R
ECEIVE
F
RACTIONAL
T1 O
UTPUT
BIT
IS
SET
TO
DIFFERENT
VALUES
.......................... 218
5.1.2.1 C
ONNECT
THE
R
ECEIVE
P
AYLOAD
D
ATA
O
UTPUT
I
NTERFACE
BLOCK
TO
THE
L
OCAL
T
ERMINAL
E
QUIPMENT
IF
THE
S
LIP
B
UFFER
IS
BYPASSED
............................................................................................................................................. 218
F
IGURE
43. I
NTERFACING
XRT84L38
LOCAL
T
ERMINAL
E
QUIPMENT
WITH
S
LIP
B
UFFER
B
YPASSED
AND
R
ECOVERED
R
ECEIVE
L
INE
C
LOCK
AS
R
ECEIVE
T
IMING
S
OURCE
....................................................................................................................................... 219
F
IGURE
44. W
AVEFORMS
OF
THE
S
IGNALS
C
ONNECTING
THE
R
ECEIVE
P
AYLOAD
D
ATA
O
UTPUT
I
NTERFACE
BLOCK
TO
THE
LOCAL
T
ERMINAL
E
QUIPMENT
WHEN
THE
S
LIP
B
UFFER
IS
B
YPASSED
AND
THE
R
ECOVERED
L
INE
C
LOCK
IS
THE
T
IMING
S
OURCE
OF
THE
R
ECEIVE
S
ECTION
..................................................................................................................................................................... 220
5.1.2.2 C
ONNECT
THE
R
ECEIVE
P
AYLOAD
D
ATA
O
UTPUT
I
NTERFACE
BLOCK
TO
THE
L
OCAL
T
ERMINAL
E
QUIPMENT
IF
THE
S
LIP
B
UFFER
IS
ENABLED
............................................................................................................................................... 220
S
LIP
B
UFFER
S
TATUS
R
EGISTER
(SBSR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
08H)..................................... 221
F
IGURE
45. I
NTERFACING
XRT84L38
TO
LOCAL
T
ERMINAL
E
QUIPMENT
WITH
S
LIP
B
UFFER
E
NABLED
OR
A
CTS
AS
FIFO................ 222
F
IGURE
46. W
AVEFORMS
OF
THE
S
IGNALS
THAT
C
ONNECT
THE
R
ECEIVE
P
AYLOAD
D
ATA
O
UTPUT
I
NTERFACE
BLOCK
TO
THE
LOCAL
T
ERMI
-
NAL
E
QUIPMENT
WHEN
THE
S
LIP
B
UFFER
IS
E
NABLED
................................................................................................... 223
5.1.2.3 C
ONNECT
THE
R
ECEIVE
P
AYLOAD
D
ATA
O
UTPUT
I
NTERFACE
BLOCK
TO
THE
L
OCAL
T
ERMINAL
E
QUIPMENT
IF
THE
S
LIP
B
UFFER
IS
CONFIGURED
AS
FIFO ........................................................................................................................... 223
FIFO L
ATENCY
R
EGISTER
(FIFOLR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
17H)............................................ 223
F
IGURE
47. I
NTERFACING
XRT84L38
TO
LOCAL
T
ERMINAL
E
QUIPMENT
WITH
S
LIP
B
UFFER
E
NABLED
OR
A
CTS
AS
FIFO................ 224
F
IGURE
48. W
AVEFORMS
OF
THE
S
IGNALS
THAT
C
ONNECT
THE
R
ECEIVE
P
AYLOAD
D
ATA
O
UTPUT
I
NTERFACE
BLOCK
TO
THE
LOCAL
T
ERMI
-
NAL
E
QUIPMENT
WHEN
THE
S
LIP
B
UFFER
IS
ACTED
AS
FIFO......................................................................................... 225
5.1.3 HIGH SPEED RECEIVE BACK-PLANE INTERFACE................................................................................................ 225
R
ECEIVE
I
NTERFACE
C
ONTROL
R
EGISTER
(RICR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
22H)......................... 225
T
ABLE
44: R
ECEIVE
M
ULTIPLEX
E
NABLE
BIT
AND
R
ECEIVE
I
NTERFACE
M
ODE
S
ELECT
[1:0]
BITS
WITH
THE
RESULTING
R
ECEIVE
B
ACK
-
PLANE
I
NTERFACE
DATA
RATES
............................................................................................................................................... 226
R
ECEIVE
M
ULTIPLEX
E
NABLE
B
IT
= 0......................................................................................................... 226
R
ECEIVE
M
ULTIPLEX
E
NABLE
B
IT
= 1......................................................................................................... 227
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT84L38_06 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT84L38IB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT84V24 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86L30 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86L30IB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT84L38_06 | 制造商:EXAR 制造商全稱:EXAR 功能描述:OCTAL T1/E1/J1 FRAMER |
| XRT84L38IB | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 8 Ch T1/E1 Framer RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT84L38-L38PCI | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT84L38-SL38PCI | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT85L61 | 制造商:EXAR 制造商全稱:EXAR 功能描述:BITS (BUILDING INTEGRATED TIMING SUPPLY) CLOCK EXTRACTOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。