參數(shù)資料
型號： XRT84L38
廠商： Exar Corporation
元件分類： 通信及網(wǎng)絡(luò)
英文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù)： 13/453頁
文件大?。?/td> 2982K
代理商： XRT84L38
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁
XRT84L38
IX
REV. 1.0.1
OCTAL T1/E1/J1 FRAMER
F
IGURE
108. E1 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
T
IMING
................................................................................................. 313
8.2 E1 RECEIVE OVERHEAD INTERFACE ......................................................................................................... 313
8.2.1 DESCRIPTION OF THE E1 RECEIVE OVERHEAD OUTPUT INTERFACE BLOCK ............................................... 313
F
IGURE
109. B
LOCK
D
IAGRAM
OF
THE
E1 R
ECEIVE
O
VERHEAD
O
UTPUT
I
NTERFACE
OF
XRT84L38.............................................. 314
8.2.2 CONFIGURE THE E1 RECEIVE OVERHEAD OUTPUT INTERFACE MODULE AS SOURCE OF THE NATIONAL BIT
SEQUENCE IN E1 FRAMING FORMAT MODE.......................................................................................................... 314
R
ECEIVE
S
IGNALING
AND
D
ATA
L
INK
S
ELECT
R
EGISTER
(RSDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0CH) 314
F
IGURE
110. E1 R
ECEIVE
O
VERHEAD
O
UTPUT
I
NTERFACE
T
IMING
................................................................................................ 315
9.0 DS1 TRANSMIT FRAMER BLOCK..................................................................................................... 316
9.1 HOW TO CONFIGURE XRT84L38 TO OPERATE IN DS1 MODE................................................................. 316
C
LOCK
S
ELECT
R
EGISTER
(CSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
00H)................................................. 316
F
RAMING
S
ELECT
R
EGISTER
(FSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
07H).............................................. 316
9.2 HOW TO CONFIGURE THE FRAMER TO TRANSMIT DATA IN VARIOUS DS1 FRAMING FORMATS .... 317
F
RAMING
S
ELECT
R
EGISTER
(FSR) (IN
DIRECT
A
DDRESS
= 0
XN
0H, 0
X
07H) .............................................. 317
9.2.1 HOW TO CONFIGURE THE FRAMER TO INPUT FRAMING ALIGNMENT BITS FROM DIFFERENT SOURCES 317
S
YNCHRONIZATION
MUX R
EGISTER
(SMR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
09H)................................... 318
9.2.2 HOW TO CONFIGURE THE FRAMER TO INPUT CRC-6 BITS FROM DIFFERENT SOURCES ............................ 318
S
YNCHRONIZATION
MUX R
EGISTER
(SMR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
09H)................................... 319
9.3 HOW TO CONFIGURE THE FRAMER TO APPLY DATA AND SIGNALING CONDITIONING TO DS1 PAYLOAD
DATA ON A PER-CHANNEL BASIS............................................................................................................ 319
T
RANSMIT
C
HANNEL
C
ONTROL
R
EGISTER
(TCCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
00H - 0
X
1FH) .......... 320
9.3.1 HOW TO APPLY USER IDLE CODE TO THE DS1 PAYLOAD DATA...................................................................... 320
U
SER
IDLE C
ODE
R
EGISTER
(UCR) (I
NDIRECT
A
DDRESS
= 0
XN
02H, 0
X
20H - 0
X
37H) ............................ 321
9.4 HOW TO CONFIGURE THE XRT84L38 FRAMER TO APPLY ZERO CODE SUPPRESSION TO DS1 PAYLOAD
DATA ON A PER-CHANNEL BASIS............................................................................................................ 321
T
RANSMIT
C
HANNEL
C
ONTROL
R
EGISTER
(TCCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
00H - 0
X
1FH) ......... 321
9.5 HOW TO CONFIGURE THE XRT84L38 FRAMER TO TRANSMIT ROBBED-BIT SIGNALING INFORMATION
321
9.5.1 BRIEF DISCUSSION OF ROBBED-BIT SIGNALING IN DS1 FRAMING FORMAT ................................................. 322
9.5.2 CONFIGURE THE FRAMER TO TRANSMIT ROBBED-BIT SIGNALING................................................................. 323
9.5.2.1 I
NSERT
S
IGNALING
B
ITS
FROM
TSCR R
EGISTER
................................................................................................. 323
T
RANSMIT
S
IGNALING
C
ONTROL
R
EGISTER
(TSCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
40H - 0
X
57H)........ 324
9.5.2.2 I
NSERT
S
IGNALING
B
ITS
FROM
T
X
S
IG
_
N
P
IN
....................................................................................................... 324
F
IGURE
111. T
IMING
D
IAGRAM
OF
THE
T
X
S
IG
_
N
I
NPUT
................................................................................................................. 324
T
RANSMIT
I
NTERFACE
C
ONTROL
R
EGISTER
(TICR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
20H)........................ 325
9.5.2.3 I
NSERT
S
IGNALING
D
ATA
FROM
T
X
S
ER
_
N
P
IN
..................................................................................................... 325
9.5.2.4 E
NABLE
R
OBBED
-
BIT
S
IGNALING
AND
S
IGNALING
D
ATA
S
OURCE
C
ONTROL
........................................................ 325
T
RANSMIT
S
IGNALING
C
ONTROL
R
EGISTER
(TSCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
40H - 0
X
57H)........ 325
T
RANSMIT
S
IGNALING
C
ONTROL
R
EGISTER
(TSCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
40H - 0
X
57H)........ 326
9.6 HOW TO CONFIGURE THE XRT84L38 FRAMER TO GENERATE AND TRANSMIT ALARMS AND ERROR IN-
DICATIONS TO REMOTE TERMINAL......................................................................................................... 326
9.6.1 BRIEF DISCUSSION OF ALARMS AND ERROR CONDITIONS.............................................................................. 326
F
IGURE
112. S
IMPLE
D
IAGRAM
OF
DS1 S
YSTEM
M
ODEL
.............................................................................................................. 327
F
IGURE
113. G
ENERATION
OF
Y
ELLOW
A
LARM
BY
THE
CPE
UPON
DETECTION
OF
LINE
FAILURE
..................................................... 328
F
IGURE
114. G
ENERATION
OF
AIS
BY
THE
R
EPEATER
UPON
DETECTION
OF
Y
ELLOW
A
LARM
ORIGINATED
BY
THE
CPE................... 329
F
IGURE
115. G
ENERATION
OF
Y
ELLOW
A
LARM
BY
THE
CPE
UPON
DETECTION
OF
AIS
ORIGINATED
BY
THE
R
EPEATER
................... 330
9.6.2 HOW TO CONFIGURE THE FRAMER TO TRANSMIT AIS ...................................................................................... 330
A
LARM
G
ENERATION
R
EGISTER
(AGR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
08H).......................................... 331
9.6.3 HOW TO CONFIGURE THE FRAMER TO GENERATE RED ALARM ..................................................................... 331
A
LARM
G
ENERATION
R
EGISTER
(AGR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
08H).......................................... 331
9.6.4 HOW TO CONFIGURE THE FRAMER TO TRANSMIT YELLOW ALARM............................................................... 331
9.6.4.1 T
RANSMIT
Y
ELLOW
A
LARM
IN
SF M
ODE
............................................................................................................. 331
9.6.4.2 T
RANSMIT
Y
ELLOW
A
LARM
IN
ESF M
ODE
........................................................................................................... 332
9.6.4.3 T
RANSMIT
Y
ELLOW
A
LARM
IN
N M
ODE
............................................................................................................... 332
9.6.4.4 T
RANSMIT
Y
ELLOW
A
LARM
IN
T1DM M
ODE
........................................................................................................ 332
A
LARM
G
ENERATION
R
EGISTER
(AGR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
08H).......................................... 333
10.0 DS1 RECEIVE FRAMER BLOCK...................................................................................................... 334
10.1 HOW TO CONFIGURE XRT84L38 TO OPERATE IN DS1 MODE............................................................... 334
C
LOCK
S
ELECT
R
EGISTER
(CSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
00H)................................................. 334
F
RAMING
S
ELECT
R
EGISTER
(FSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
07H).............................................. 334
10.2 HOW TO CONFIGURE THE FRAMER TO RECEIVE DATA IN VARIOUS DS1 FRAMING FORMATS..... 335
相關(guān)PDF資料
PDF描述
XRT84L38_06 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT84L38IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT84V24 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86L30 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86L30IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT84L38_06 制造商:EXAR 制造商全稱:EXAR 功能描述:OCTAL T1/E1/J1 FRAMER
XRT84L38IB 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 8 Ch T1/E1 Framer RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT84L38-L38PCI 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT84L38-SL38PCI 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT85L61 制造商:EXAR 制造商全稱:EXAR 功能描述:BITS (BUILDING INTEGRATED TIMING SUPPLY) CLOCK EXTRACTOR
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*