- 您現(xiàn)在的位置：買賣IC網 > PDF目錄376463 > XRT84L38 (Exar Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | XRT84L38 |
| 廠商： | Exar Corporation |
| 元件分類： | 通信及網絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 14/453頁 |
| 文件大?。?/td> | 2982K |
| 代理商： | XRT84L38 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁
XRT84L38
X
OCTAL T1/E1/J1 FRAMER
REV. 1.0.1
F
RAMING
S
ELECT
R
EGISTER
(FSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
07H) ............................................... 335
10.3 HOW TO CONFIGURE THE FRAMER TO APPLY DATA AND SIGNALING CONDITIONING TO RECEIVED DS1
PAYLOAD DATA ON A PER-CHANNEL BASIS ......................................................................................... 336
R
ECEIVE
C
HANNEL
C
ONTROL
R
EGISTER
(RCCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
60H - 0
X
7FH) ............ 337
R
ECEIVE
U
SER
IDLE C
ODE
R
EGISTER
(UCR) (I
NDIRECT
A
DDRESS
= 0
XN
02H, 0
X
80H - 0
X
97H)................ 337
10.4 HOW TO CONFIGURE THE XRT84L38 FRAMER TO APPLY ZERO CODE SUPPRESSION TO RECEIVED DS1
PAYLOAD DATA ON A PER-CHANNEL BASIS ......................................................................................... 337
R
ECEIVE
C
HANNEL
C
ONTROL
R
EGISTER
(RCCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
60H - 0
X
7FH) ............ 338
10.5 HOW TO CONFIGURE THE XRT84L38 FRAMER TO EXTRACT ROBBED-BIT SIGNALING INFORMATION
338
10.5.1 CONFIGURE THE FRAMER TO RECEIVE AND EXTRACT ROBBED-BIT SIGNALING....................................... 338
R
ECEIVE
S
IGNALING
C
ONTROL
R
EGISTER
(RSCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
A0H - 0
X
B7H) ......... 339
F
RAMER
I
NTERRUPT
E
NABLE
R
EGISTER
(FIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
05H)............................ 339
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(BIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
00H)............................... 339
F
RAMER
I
NTERRUPT
S
TATUS
R
EGISTER
(FISR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
04H)............................ 340
S
IGNALING
C
HANGE
R
EGISTERS
(SCR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0DH - 0
X
0FH).......................... 340
10.5.1.1 S
TORE
S
IGNALING
B
ITS
INTO
RSRA R
EGISTER
A
RRAY
..................................................................................... 340
R
ECEIVE
S
IGNALING
R
EGISTER
A
RRAY
(RSRA) (I
NDIRECT
A
DDRESS
= 0
XN
4H, 0
X
00H - 0
X
17H) .............. 341
10.5.1.2 O
UTPUTTING
S
IGNALING
B
ITS
THROUGH
R
X
S
IG
_
N
P
IN
...................................................................................... 341
R
ECEIVE
I
NTERFACE
C
ONTROL
R
EGISTER
(TICR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
20H) ......................... 341
F
IGURE
116. T
IMING
D
IAGRAM
OF
THE
R
X
S
IG
_
N
O
UTPUT
PIN
....................................................................................................... 342
R
ECEIVE
S
IGNALING
C
ONTROL
R
EGISTER
(RSCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
A0H - 0
X
B7H) ......... 342
10.5.1.3 S
END
S
IGNALING
D
ATA
THROUGH
R
X
S
ER
_
N
P
IN
............................................................................................... 342
10.5.1.4 S
IGNALING
D
ATA
S
UBSTITUTION
....................................................................................................................... 342
R
ECEIVE
S
IGNALING
C
ONTROL
R
EGISTER
(RSCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
A0H - 0
X
B7H) ......... 342
R
ECEIVE
S
UBSTITUTION
S
IGNALING
R
EGISTER
(RSSR) (I
NDIRECT
A
DDRESS
= 0
XN
02H, 0
X
80H - 0
X
97H). 343
R
ECEIVE
S
IGNALING
C
ONTROL
R
EGISTER
(RSCR) (I
NDIRECT
A
DDRESS
= 0
XN
2H, 0
X
40H - 0
X
57H).......... 344
10.6 HOW TO CONFIGURE THE FRAMER TO DETECT ALARMS AND ERROR CONDITIONS...................... 344
10.6.1 HOW TO CONFIGURE THE FRAMER TO DETECT AIS ALARM........................................................................... 344
A
LARM
G
ENERATION
R
EGISTER
(AGR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
08H)......................................... 345
A
LARM
AND
E
RROR
I
NTERRUPT
E
NABLE
R
EGISTER
(AEIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
03H)......... 345
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(BIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
01H) .............................. 345
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ............................ 346
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ........................... 346
10.6.2 HOW TO CONFIGURE THE FRAMER TO DETECT RED ALARM......................................................................... 346
A
LARM
AND
E
RROR
I
NTERRUPT
E
NABLE
R
EGISTER
(AEIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
03H)......... 347
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(BIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
01H)............................... 347
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ............................ 347
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ............................ 348
10.6.3 HOW TO CONFIGURE THE FRAMER TO DETECT YELLOW ALARM ................................................................. 348
A
LARM
AND
E
RROR
I
NTERRUPT
E
NABLE
R
EGISTER
(AEIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
03H).......... 348
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(BIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
01H)............................... 348
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ............................ 349
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ........................... 349
10.6.4 HOW TO CONFIGURE THE FRAMER TO DETECT BIPOLAR VIOLATION.......................................................... 349
A
LARM
AND
E
RROR
I
NTERRUPT
E
NABLE
R
EGISTER
(AEIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
03H)......... 350
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(BIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
01H)............................... 350
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ........................... 350
10.6.5 HOW TO CONFIGURE THE FRAMER TO DETECT LOSS OF SIGNAL ................................................................ 350
A
LARM
AND
E
RROR
I
NTERRUPT
E
NABLE
R
EGISTER
(AEIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
03H).......... 351
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(BIER) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
01H)............................... 351
A
LARM
AND
E
RROR
S
TATUS
R
EGISTER
(AESR) (I
NDIRECT
A
DDRESS
= 0
XN
AH, 0
X
02H) ........................... 351
11.0 E1 TRANSMIT FRAMER BLOCK...................................................................................................... 352
11.1 HOW TO CONFIGURE XRT84L38 TO OPERATE IN E1 MODE.................................................................. 352
C
LOCK
S
ELECT
R
EGISTER
(CSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
00H).................................................. 352
11.2 HOW TO CONFIGURE THE FRAMER TO TRANSMIT AND RECEIVE DATA IN E1 FRAMING FORMAT 352
11.2.1 HOW TO CONFIGURE THE FRAMER TO CHOOSE FAS SEARCHING ALGORITHM......................................... 352
F
RAMING
S
ELECT
R
EGISTER
(FSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
07H) .............................................. 353
相關PDF資料 |
PDF描述 |
|---|---|
| XRT84L38_06 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT84L38IB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT84V24 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86L30 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT86L30IB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XRT84L38_06 | 制造商:EXAR 制造商全稱:EXAR 功能描述:OCTAL T1/E1/J1 FRAMER |
| XRT84L38IB | 功能描述:網絡控制器與處理器 IC 8 Ch T1/E1 Framer RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT84L38-L38PCI | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT84L38-SL38PCI | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT85L61 | 制造商:EXAR 制造商全稱:EXAR 功能描述:BITS (BUILDING INTEGRATED TIMING SUPPLY) CLOCK EXTRACTOR |
發(fā)布緊急采購，3分鐘左右您將得到回復。