- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530H (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號(hào)： | AM8530H |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 172/194頁 |
| 文件大小： | 797K |
| 代理商： | AM8530H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁當(dāng)前第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
SCC Application Notes
AMD
7–23
7.5.3
The following description addresses the problems of interfacing the 68000 and Am8530H
with interrupts. The circuit configuration is basically the same as the design without inter-
rupts.
T he 68000 and Am8530H with Interrupts
The 74LS148 and the two 74LS138s assume there are other interrupting devices which
are not compatible with the interrupt daisy chain of the Am8530H. The 74LS148 and one
of the 74LS138 can be eliminated if this is not the case.
The first 74LS138 acts as a status decoder; it is gated with AS to de-glitch the outputs.
The second 74LS138 decodes the Interrupt Acknowledge priority level, allowing a two-
dimensional priority scheme. Daisy chain can be used to resolve priority at any given pri-
ority level while the CPU resolves priority between levels.
The 74LS164 is added to generate the correct timing during an Interrupt Acknowledge
cycle. It allows 5 CPU clocks for the daisy chain to settle before it generates
RD
to put the
vector onto the bus. The daisy chain is implemented by using the IEI, IEO pins (not
shown in Figure 7–12) on the 8500 peripherals. The time allowed for the daisy chain to
settle is a function of the number of devices in the chain; thus the allowance of 5 clocks
used here is arbitrary. The 74LS164 also generates
DTACK
. A block diagram of this inter-
face is shown in Figure 7–15. Timing diagram is followed in Figure 7–13. It is more
straightforward to use the Am9519A Interrupt Controller instead of the on-chip interrupt
features. However, this approach does not allow the programmer to take advantage of
some of the Am8530H time-saving features.
S0S1S2S3S4
SWSWSWSWSWSWSWSWSWSWS6S7S0
SW
T1
T2
TW
TW
TW
TW
TW
T3
T4
AS
FC0–FC02
IACK
DTACK
RD
DATA IN
A1 - A3
READ
DATA
Figure 7–13. Am8530H to 68000 Interrupt Acknowledge Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
| AM85C30-16JC | Enhanced Serial Communications Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530H/AM85C301992 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Am8530H/Am85C30 1992 - Am8530H/Am85C30 Serial Communications Controller |
| AM8530H-4DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4DCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4JC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。