- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530H (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號： | AM8530H |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 128/194頁 |
| 文件大?。?/td> | 797K |
| 代理商： | AM8530H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁當(dāng)前第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
Register Description
AMD
6–18
Bit 4:
DTR
/
REQ
Timing Mode
This bit controls the timing of the
DTR
/
REQ
pin. If this bit is set to ‘1’, the deactivation tim-
ing of the
DTR
/
REQ
pin is made identical to the
WAIT
/
REQ
pin.
Bit 3: TxD Forced High in SDLC NRZI Mode
If this bit is set to ‘1’, and the transmitter is disabled while the SCC is programmed in
SDLC mode with NRZI encoding, the
TxD
pin will be pulled to a high physical state.
Bit 2: Auto
RTS
Deactivation
This bit synchronizes the deactivation of
RTS
with the closing flag of an SDLC frame. If
this bit is set to ‘1’ and the user deactivates
RTS
while the CRC characters are being
transmitted, the SCC assures that the last bit of the flag character is transmitted before
deactivating
RTS
.
Bit 1: Auto EOM Reset
This bit removes the requirement of having to reset the Tx Underrun/EOM latch during
the transmission of a frame. If this bit is set to ‘1’, the Tx Underrun/EOM latch will be
automatically reset by the SCC after the first byte is transmitted.
Bit 0: Auto Tx Flag
This bit removes the requirement of having to wait for the mark idle and flag characters to
be sent before the first data character of a new frame is written to the transmit buffer reg-
ister (WR8). If this bit is set to ‘1’, the user need only write the first character to the trans-
mit buffer. The SCC will then transmit the opening flag followed by data.
6.2.9
WR8 is the transmit buffer register.
Write Register 8 (T ransmit Buffer)
6.2.10
WR9 is the Master Interrupt Control register and contains the Reset command bits. Only
one WR9 exists in the SCC and can be accessed from either channel. The interrupt con-
trol bits can be programmed at the same time as the Reset command because these bits
are reset only by a hardware reset. Bit positions for WR9 are shown in Figure 6–10.
Write Register 9 (Master Interrupt Control)
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
0
0
0
1
1
0
1
1
No Reset
Channel Reset B
Channel Reset A
Force Hardware Reset
VIS
NV
DLC
MIE
STATUS HIGH/
STATUS LOW
Interrupt Masking without
INTACK
Figure 6–10. Write Register 9
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
| AM85C30-16JC | Enhanced Serial Communications Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530H/AM85C301992 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Am8530H/Am85C30 1992 - Am8530H/Am85C30 Serial Communications Controller |
| AM8530H-4DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4DCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4JC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。