- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530H (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號： | AM8530H |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 145/194頁 |
| 文件大小： | 797K |
| 代理商： | AM8530H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁當前第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
Register Description
AMD
6–35
Table 6–10. Residue Bits/Character
Residue
0
0
0
0
0
Residue
1
1
0
1
0
Residue
2
1
0
0
1
Bits/Char
8
7
6
5
Bit 0: All Sent
In Asynchronous mode, this bit is set when all characters have completely cleared the
transmitter. Most modems contain additional delays in the data path, which require the
modem control signals remain active until after the data have cleared both the transmitter
and the modem. This bit is always set in synchronous and SDLC modes.
6.3.3
Read Register 2
RR2 contains the interrupt vector written into WR2. When the register is accessed in
Channel A, the vector returned is the vector actually stored in WR2. When this register is
accessed in Channel B, the vector returned includes status information in bits 1, 2, and 3
or in bits 6, 5, and 4, depending on the state of the Status High/Status Low bit in WR9
and independent of the state of VIS bit in WR9. The vector is modified according to Table
6–4 shown in the explanation of the VIS bit in WR9. If no interrupts are pending, the
status is V3, V2, V1 = 011, or V6, V5, V4 = 110. Only one vector register exists in the
SCC, but it can be accessed through either channel. Figure 6–20 shows the bit positions
for RR2.
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
V
3
V
4
V
5
V
6
V
0
V
1
V
2
V
7
Interrupt Vector*
*Modified in B Channel
Figure 6–20. Read Register 2
6.3.4
RR3 is the Interrupt Pending register. The status of each of the Interrupt Pending bits in
the SCC is reported in this register. This register exists only in Channel A. If this register
is accessed in Channel B, all ‘0’s are returned. The two unused bits are always returned
as ‘0’. Figure 6–21 shows the bit positions for RR3.
Read Register 3
相關PDF資料 |
PDF描述 |
|---|---|
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
| AM85C30-16JC | Enhanced Serial Communications Controller |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530H/AM85C301992 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Am8530H/Am85C30 1992 - Am8530H/Am85C30 Serial Communications Controller |
| AM8530H-4DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4DCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4JC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。