- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98081 > SII3512ECTU128 PCI BUS CONTROLLER, PQFP128 PDF資料下載
參數(shù)資料
| 型號： | SII3512ECTU128 |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PQFP128 |
| 封裝： | LEAD FREE, TQFP-128 |
| 文件頁數(shù)： | 40/132頁 |
| 文件大?。?/td> | 3011K |
| 代理商： | SII3512ECTU128 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
SiI3512 PCI to Serial ATA Controller
Data Sheet
Silicon Image, Inc.
DS-0102-D01
2007-2010 Silicon Image, Inc. All rights reserved.
7
CONFIDENTIAL
SATA Interface Transmitter Output Jitter Characteristics
Table 5. SATA Interface Transmitter Output Jitter Characteristics – SiI3512ECTU128
Symbol
Parameter
Condition
Limits
Unit
Min
Typ
Max
RJ5UI
5UI later Random Jitter
Measured at Tx output pins
1-sigma deviation
7.0
ps rms
RJ250UI
250UI later Random Jitter
Measured at Tx output pins
1-sigma deviation
9.5
ps rms
DJ5UI
5UI later Deterministic Jitter
Measured at Tx output pins
peak to peak phase variation
Random data pattern
33
ps
DJ250UI
250UI later Deterministic Jitter
Measured at Tx output pins
peak to peak phase variation
Random data pattern
34
ps
Note: EPAD is soldered to a landing area on the PCB.
CLKI SerDes Reference Clock Input Requirements
Table 6. CLKI SerDes Reference Clock Input Requirements
Symbol
Parameter
Condition
Limits
Unit
Min
Typ
Max
TCLKI_FREQ
Nominal Frequency
REXT = 1k 1%
REXT = 4.99k 1%
25
100
MHz
TCLKI_J
CLKI frequency tolerance
–100
+100
ppm
TCLKI_RISE_FALL
Rise and Fall time at CLKI
25-MHz reference clock,
20%–80%
100-MHz reference clock,
20%–80%
4
2
ns
TCLKI_RC_DUTY
CLKI duty cycle
20%–80%
40
60
%
PCI 33-MHz Timing Specifications
Table 7. PCI 33-MHz Timing Specifications
Symbol
Parameter
Limits
Unit
Min
Max
TVAL
CLK to Signal Valid – Bussed Signals
2.0
11.0
ns
TVAL (PTP)
CLK to Signal Valid – Point to Point
2.0
11.0
ns
TON
Float to Active Delay
2.0
-
ns
TOFF
Active to Float Delay
-
28.0
ns
TSU
Input Setup Time – Bussed Signals
7.0
-
ns
TSU (PTP)
Input Setup Time – Point to Point
10.0
-
ns
TH
Input Hold Time
0.0
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SII3531ACNU | PCI BUS CONTROLLER, QCC48 |
| SIO10N268-NU | MULTIFUNCTION PERIPHERAL, PQFP128 |
| SIS300 | GRAPHICS PROCESSOR, PBGA365 |
| SK12430PJT | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| SK12439PJ | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SII3531 | 制造商:SILICONIMAGE 制造商全稱:SILICONIMAGE 功能描述:SteelVine⑩ Host Controller |
| SII3531A | 制造商:SILICONIMAGE 制造商全稱:SILICONIMAGE 功能描述:PCI Express to Serial ATA Controller |
| SII3531ACNU | 制造商:Silicon Image Inc 功能描述:PCI Express to Serial ATA Controller 48-Pin QFN EP |
| SII3611 | 制造商:SILICONIMAGE 制造商全稱:SILICONIMAGE 功能描述:SATALink Device Bridge |
| SII3611CT80-1.5 | 制造商:SILICON IMAGE 功能描述:3611CT80-1.5 |
發(fā)布緊急采購，3分鐘左右您將得到回復。