- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄98081 > SII3512ECTU128 PCI BUS CONTROLLER, PQFP128 PDF資料下載
參數(shù)資料
| 型號(hào)： | SII3512ECTU128 |
| 元件分類(lèi)： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PQFP128 |
| 封裝： | LEAD FREE, TQFP-128 |
| 文件頁(yè)數(shù)： | 40/132頁(yè) |
| 文件大?。?/td> | 3011K |
| 代理商： | SII3512ECTU128 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)當(dāng)前第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)
SiI3512 PCI to Serial ATA Controller
Data Sheet
Silicon Image, Inc.
DS-0102-D01
2007-2010 Silicon Image, Inc. All rights reserved.
7
CONFIDENTIAL
SATA Interface Transmitter Output Jitter Characteristics
Table 5. SATA Interface Transmitter Output Jitter Characteristics – SiI3512ECTU128
Symbol
Parameter
Condition
Limits
Unit
Min
Typ
Max
RJ5UI
5UI later Random Jitter
Measured at Tx output pins
1-sigma deviation
7.0
ps rms
RJ250UI
250UI later Random Jitter
Measured at Tx output pins
1-sigma deviation
9.5
ps rms
DJ5UI
5UI later Deterministic Jitter
Measured at Tx output pins
peak to peak phase variation
Random data pattern
33
ps
DJ250UI
250UI later Deterministic Jitter
Measured at Tx output pins
peak to peak phase variation
Random data pattern
34
ps
Note: EPAD is soldered to a landing area on the PCB.
CLKI SerDes Reference Clock Input Requirements
Table 6. CLKI SerDes Reference Clock Input Requirements
Symbol
Parameter
Condition
Limits
Unit
Min
Typ
Max
TCLKI_FREQ
Nominal Frequency
REXT = 1k 1%
REXT = 4.99k 1%
25
100
MHz
TCLKI_J
CLKI frequency tolerance
–100
+100
ppm
TCLKI_RISE_FALL
Rise and Fall time at CLKI
25-MHz reference clock,
20%–80%
100-MHz reference clock,
20%–80%
4
2
ns
TCLKI_RC_DUTY
CLKI duty cycle
20%–80%
40
60
%
PCI 33-MHz Timing Specifications
Table 7. PCI 33-MHz Timing Specifications
Symbol
Parameter
Limits
Unit
Min
Max
TVAL
CLK to Signal Valid – Bussed Signals
2.0
11.0
ns
TVAL (PTP)
CLK to Signal Valid – Point to Point
2.0
11.0
ns
TON
Float to Active Delay
2.0
-
ns
TOFF
Active to Float Delay
-
28.0
ns
TSU
Input Setup Time – Bussed Signals
7.0
-
ns
TSU (PTP)
Input Setup Time – Point to Point
10.0
-
ns
TH
Input Hold Time
0.0
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SII3531ACNU | PCI BUS CONTROLLER, QCC48 |
| SIO10N268-NU | MULTIFUNCTION PERIPHERAL, PQFP128 |
| SIS300 | GRAPHICS PROCESSOR, PBGA365 |
| SK12430PJT | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| SK12439PJ | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SII3531 | 制造商:SILICONIMAGE 制造商全稱(chēng):SILICONIMAGE 功能描述:SteelVine⑩ Host Controller |
| SII3531A | 制造商:SILICONIMAGE 制造商全稱(chēng):SILICONIMAGE 功能描述:PCI Express to Serial ATA Controller |
| SII3531ACNU | 制造商:Silicon Image Inc 功能描述:PCI Express to Serial ATA Controller 48-Pin QFN EP |
| SII3611 | 制造商:SILICONIMAGE 制造商全稱(chēng):SILICONIMAGE 功能描述:SATALink Device Bridge |
| SII3611CT80-1.5 | 制造商:SILICON IMAGE 功能描述:3611CT80-1.5 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。