- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373065 > K4N56163QF-GC (SAMSUNG SEMICONDUCTOR CO. LTD.) 256Mbit gDDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號： | K4N56163QF-GC |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 256Mbit gDDR2 SDRAM |
| 中文描述： | 片256Mbit GDDR2 SDRAM的 |
| 文件頁數(shù)： | 11/73頁 |
| 文件大小： | 1262K |
| 代理商： | K4N56163QF-GC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁
- 11 -
Rev 1.6 (Apr. 2005)
256M gDDR2 SDRAM
K4N56163QF-GC
DC CHARACTERISTICS
(Recommended operating conditions unless otherwise noted,
0
°
C
≤
Tc
≤85°
C
)
Note : 1. Measured with outputs open and ODT off
2. Refresh period is 32ms
Parameter
Symbol
Test Condition
Version
Unit
- 25
- 30
- 37
Operating Current
(One Bank Active)
I
CC1
Burst Length=4
t
RC
≥
t
RC
(min).
I
OL
=0mA,
t
CC
=
t
CC
(min).
DQ,DM,DQS inputs changing twice per clock cycle.
Address and control inputs changing once per clock
cycle
150
135
120
mA
Precharge Standby Current
in Power-down mode
I
CC2
P
CKE
≤
V
IL
(max),
t
CC
=
t
CC
(min)
10
mA
Precharge Standby Current
in Non Power-down mode
I
CC2
N
CKE
≥
V
IH
(min), CS
≥
V
IH
(min),
t
CC
=
t
CC
(min)
Address and control inputs changing once per clock
cycle
45
45
40
mA
Active Standby Current
power-down mode
I
CC3
P
CKE
≤
V
IL
(max),
t
CC
=
t
CC
(min)
50
50
50
mA
Active Standby Current in
in Non Power-down mode
I
CC3
N
CKE
≥
VIH(min), CS
≥
VIH(min),
t
CC
=
t
CC
(min)
DQ,DM,DQS inputs changing twice per clock cycle.
Address and control inputs changing once per clock
cycle
85
85
80
mA
Operating Current
( Burst Mode)
I
CC4
I
OL
=0mA ,
t
CC
=
t
CC
(min),
Page Burst, All Banks activated. DQ,DM,DQS inputs
changing twice per clock cycle. Address and control
inputs changing once per clock.
300
280
260
mA
Refresh Current
I
CC5
t
RC
≥
t
RFC
190
180
160
mA
Self Refresh Current
I
CC6
CKE
≤
0.2V
10
mA
Operating Current
(4Bank interleaving)
I
CC7
Burst Length=4
t
RC
≥
t
RC
(min).
I
OL
=0mA,
t
CC
=
t
CC
(min).
DQ,DM,DQS inputs changing twice per clock cycle.
Address and control inputs changing once per clock
cycle
430
400
350
mA
相關PDF資料 |
PDF描述 |
|---|---|
| K4N56163QF-GC25 | 256Mbit gDDR2 SDRAM |
| K4N56163QF-GC30 | 256Mbit gDDR2 SDRAM |
| K4N56163QF-GC37 | 256Mbit gDDR2 SDRAM |
| K4PE68A | Transient Voltage Suppressor Diodes |
| K4R271669A | 256K x 16/18 bit x 2*16 Dependent Banks Direct RDRAMTM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| K4N56163QF-GC25 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit gDDR2 SDRAM |
| K4N56163QF-GC30 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit gDDR2 SDRAM |
| K4N56163QF-GC37 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Mbit gDDR2 SDRAM |
| K4N56163QG-ZC2A | 制造商:Samsung Semiconductor 功能描述: |
| K4P24V3 | 制造商:AROMAT 功能描述:REPLAY 700 OHM |
發(fā)布緊急采購，3分鐘左右您將得到回復。