- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377123 > i960 VH (Intel Corp.) Embedded-PCI Processor(嵌入式PCI處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | i960 VH |
| 廠商： | Intel Corp. |
| 英文描述： | Embedded-PCI Processor(嵌入式PCI處理器) |
| 中文描述： | 嵌入式PCI處理器（嵌入式處理器的PCI） |
| 文件頁數(shù)： | 41/64頁 |
| 文件大?。?/td> | 851K |
| 代理商： | I960 VH |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
80960VH
Preliminary
Datasheet
41
Table 22. Synchronous Input Timings
Sym
Parameter
Min
Max
Units
Notes
T
IS1
Input Setup to P_CLK
— NMI#, XINT7:0#, DP3:0
6
ns
(1,2)
T
IS1A
Input Setup to P_CLK — for all accesses except Expansion ROM
Accesses — AD31:0 only
6
ns
(1,2)
T
IS1B
Input Setup to P_CLK during Expansion ROM Accesses —
AD31:0 only
8
ns
(1,2)
T
IH1
Input Hold from P_CLK — AD31:0, NMI#, XINT7:0#, DP3:0
2
ns
(1,2,4)
T
IS2
Input Setup to P_CLK — RDYRCV# and HOLD
10
ns
(2)
T
IH2
Input Hold from P_CLK — RDYRCV# and HOLD
2
ns
(2)
T
IS3
Input Setup to P_CLK — LOCK#/ONCE#, STEST
7
ns
(1,2,4)
T
IH3
Input Hold from P_CLK — LOCK#/ONCE#, STEST
3
ns
(1,2,4)
T
IS4
Input Setup to P_CLK — DREQ#
12
ns
(2)
T
IH4
Input Hold from P_CLK — DREQ#
7
ns
(2)
T
IS5
Input Setup to P_CLK — PCI Signals Except P_GNT#
7
ns
(2)
T
IH5
Input Hold from P_CLK — PCI Signals
0
ns
(2,4)
T
IS6
Input Setup to P_CLK — P_RST# - DX4 Mode
6
ns
(2,3)
T
IS6
Input Setup to P_CLK — P_RST# - DX2 and DX Mode
10
ns
(2,3)
T
IH6
Input Hold to P_CLK — P_RST#
2
ns
(2,3,4)
T
IS7
Input Setup to P_CLK — P_GNT#
10
ns
(2)
T
IS8
Input Setup to P_RST# —
WIDTH/HLTD0, WIDTH/HLTD1/RETRY, D/C#/RST_MODE#
7
ns
(1,2,4)
T
IH8
Input Hold from P_RST# —
WIDTH/HLTD0, WIDTH/HLTD1/RETRY, D/C#/RST_MODE#
3
ns
(1,2,4)
NOTES:
1. Setup and hold times must be met for proper processor operation. NMI#, and XINT7:0# may be synchronous or asynchro-
nous. Meeting setup and hold time guarantees recognition at a particular clock edge.
For asynchronous operation, NMI#, and XINT7:0# must be asserted for a minimum of two P_CLK periods to guarantee
recognition.
2. See Figure 12, (pg. 47).
3. P_RST# may be synchronous or asynchronous. Meeting setup and hold time guarantees recognition at a particular clock
edge.
4. Guaranteed by design. May not be 100% tested.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS524 | LOW SKEW 1 TO 4 CLOCK BUFFER |
| ICS524MILF | LOW SKEW 1 TO 4 CLOCK BUFFER |
| ICS524MILFT | LOW SKEW 1 TO 4 CLOCK BUFFER |
| ICS548A-03 | LOW SKEW CLOCK INVERTER AND DIVIDER |
| ICS548AM-03LF | LOW SKEW CLOCK INVERTER AND DIVIDER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| I9906A | 功能描述:SOLENOID OPEN 3/4" CONT 24VDC RoHS:是 類別:電機(jī)，螺線管 >> 螺線管 系列:L-28 標(biāo)準(zhǔn)包裝:1 系列:* 其它名稱:Q7010103 |
| IA.32PMETAMKSD12 | 制造商:Banner Engineering 功能描述:FIBER IA.32PMETAMKSD12 NOTE: BOX CONTAIN PR OF FIBERS |
| IA.7512PMTA | 制造商:Banner Engineering 功能描述:Fiber Optic, Glass, Sensor Probe, 90 Degree Angle, 24630 |
| IA.753SMETA | 制造商:Banner Engineering 功能描述:FIBER IA.753SMETA |
| IA.753SMTA | 制造商:Banner Engineering 功能描述:FIBER IA.753SMTA ;ROHS COMPLIANT: YES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。