- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384345 > GS4911BCNE3 (Gennum Corporation) HD/SD/Graphics Clock and Timing Generator with GENLOCK PDF資料下載
參數(shù)資料
| 型號： | GS4911BCNE3 |
| 廠商： | Gennum Corporation |
| 英文描述： | HD/SD/Graphics Clock and Timing Generator with GENLOCK |
| 中文描述： | 高清/標清/圖形時鐘和定時發(fā)生器鎖相 |
| 文件頁數(shù)： | 85/113頁 |
| 文件大小： | 1017K |
| 代理商： | GS4911BCNE3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁
GS4911B/GS4910B Data Sheet
36655 - 2
April 2006
85 of 113
Clock_Phase_Offset
1Dh
15-0
Phase_Offset - The output clock and data phase may
be offset with respect to the input reference by the
number of increments programmed in this register. The
increment step size depends on the video clock
frequency.
The encoding scheme for this register is shown in
Table 3-1
.
NOTE: This register must be cleared to achieve a clock
phase offset of zero.
Reference:
Section 3.2.1.1 on page 37
R/W
0
Max_Ref_Delta
1Eh
15-0
The value programmed in this register controls the
allowed deviance from the expected frequency on the
reference HSYNC before the internal video PLL loses
lock. The encoding scheme is shown in
Table 3-3
.
Reference:
Section 3.5.4 on page 49
R/W
000Bh
Video_Status
1Fh
15-5
Reserved.
–
–
1Fh
4
Ref_H_Polarity - status register to indicate the detected
H Sync polarity ('1' for positive, '0' for negative).
This bit will be zero when no reference signal is present.
Reference:
Section 3.4.3 on page 45
R
N/A
1Fh
3
Ref_V_Polarity - status register to indicate the detected
V Sync polarity ('1' for positive, '0' for negative).
This bit will be zero when no reference signal is present
and for digital blanking input references.
Reference:
Section 3.4.3 on page 45
R
N/A
1Fh
2
Ref_Blank_Timing - status register to indicate the input
detection of H blanking vs. H sync timing (‘1’ for
blanking, '0' for sync timing).
This bit will be zero when no reference signal is present.
Reference:
Section 3.4.3 on page 45
R
N/A
1Fh
1
A_pll_Lock (GS4911B only)- this bit will be HIGH when
the generated audio clock is locked to the video clock
reference.
NOTE: This bit will remain high in the GS4910B.
Reference: bit 1 of register 15h.
R
N/A
1Fh
0
V_pll_Lock - this bit will be HIGH when the generated
video clock is locked to the H Sync input reference.
Reference: bit 1 of register 15h.
R
N/A
Table 3-13: Configuration and Status Registers (Continued)
Register Name
Address
Bit
Description
R/W
Default
相關PDF資料 |
PDF描述 |
|---|---|
| GS4915 | CONN,S/R,8 POS,254C-08-1, CLOSED END STRAIN RELIEF COVER |
| GS6332 | 3 Pin, Low-Power, P Reset Circuits |
| GS6332UR15D1 | 3 Pin, Low-Power, P Reset Circuits |
| GS6333UR19D1 | FC/ACP F.O. SINGLE MODE IN-LINE ATTENUATOR 10DB |
| GS6332UR19D1 | FC/PC F.O. SINGLE MODE IN-LINE ATTENUATOR 5 DB |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| GS4915 | 制造商:GENNUM 制造商全稱:GENNUM 功能描述:ClockCleaner |
| GS4915_09 | 制造商:GENNUM 制造商全稱:GENNUM 功能描述:ClockCleaner |
| GS4915-CNE3 | 制造商:Semtech Corporation 功能描述:QFN-40 pin (490/tray) |
| GS4915INE3 | 制造商:Gennum Corporation 功能描述:CLOCKCLEANER HD/SD VIDEO INPUT 40QFN 制造商:Gennum Corporation 功能描述:CLOCKCLEANER, HD/SD, VIDEO INPUT, 40QFN |
| GS4915-INE3 | 功能描述:IC CLK JITTER CLEANR 40QFN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:ClockCleaner™ 標準包裝:1,000 系列:Precision Edge® 類型:時鐘/頻率合成器 PLL:無 輸入:CML，PECL 輸出:CML 電路數(shù):1 比率 - 輸入:輸出:2:1 差分 - 輸入:輸出:是/是 頻率 - 最大:10.7GHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-VFQFN 裸露焊盤，16-MLF? 供應商設備封裝:16-MLF?（3x3） 包裝:帶卷 (TR) 其它名稱:SY58052UMGTRSY58052UMGTR-ND |
發(fā)布緊急采購，3分鐘左右您將得到回復。