參數(shù)資料
型號(hào)： SCD243110QCD
廠商： INTEL CORP
元件分類： 微控制器/微處理器
英文描述： 4 CHANNEL(S), 134.4K bps, SERIAL COMM CONTROLLER, PQFP100
封裝： METRIC, QFP-100
文件頁數(shù)： 148/186頁
文件大小： 2204K
代理商： SCD243110QCD
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁當(dāng)前第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁
CD2431 — Advanced Multi-Protocol Communications Controller
64
Datasheet
5.6
Hardware Configurations
To demultiplex the A/D[15:0] bus into separate address and data buses, external buffers and latches
are required. To reduce external circuitry, these external devices can be shared in multi–CD2431
applications. The common control lines (ADLD*, AEN*, DATDIR*, DATEN*) to the external
devices are wire-OR’ed together. These pins are tristate, not open collector, but an external pull-up
resistor (2.2–5.0 k) must be connected to each line to ensure logic ‘1’ when no CD2431 is a bus
master.
When no higher-priority alternate bus masters are present, a daisy-chain priority scheme can be
implemented by wire OR’ing BR* and BGACK* and connecting directly to the 680X0. The
680X0 BG* signal is then connected to the first device in the chain and daisy-chained to the
remaining devices. A lower-priority bus master can then be connected at the end of the chain.
If a higher-priority bus master is present, the BG* signal must be qualified before being passed into
the highest priority CD2431. If a priority-encoded scheme is required, the BR* signals must be
prioritized externally and BG* signals routed to individual devices.
Table 9.
Data Clock Selection Using External Clock
Bit Rate
External Clock
Frequency
Divisor (hex)
CLK = 33 MHz
50
9.765 kHz
c2
110
9.765 kHz
57
150
9.765 kHz
40
300
39.062 kHz
81
600
39.062 kHz
40
1200
156.250 kHz
81
2400
156.250 kHz
40
3600
625.00 kHz
ef
4800
625.00 kHz
81
7200
1.250 MHz
ac
9600
1.250 MHz
81
19200
1.250 MHz
40
38400
1.250 MHz
1f
56000
1.250 MHz
15
64000
1.250 MHz
12
76800
1.250 MHz
0f
115200
2.00 MHz
10
128000
2.00 MHz
0f
相關(guān)PDF資料
PDF描述
SCG2500AI-019.44M 51.84 MHz, OTHER CLOCK GENERATOR, DSO14
SCG4525 4000/14000/40000 SERIES, PLL BASED CLOCK DRIVER, 1 TRUE OUTPUT(S), 1 INVERTED OUTPUT(S), DSO18
SCN2641CC1A28 1 CHANNEL(S), 1M bps, SERIAL COMM CONTROLLER, PQCC28
SCN2681TC1A44A 2 CHANNEL(S), 1M bps, SERIAL COMM CONTROLLER, PQCC44
SCN68562C2N48 2 CHANNEL(S), 4M bps, MULTI PROTOCOL CONTROLLER, PDIP48
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SCD248110QCD 功能描述:IC 4CH WAN COMMUN CTRL 100QFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
SCD24H 制造商:ZOWIE 制造商全稱:Zowie Technology Corporation 功能描述:Schottky Barrier Diode
SCD24L 制造商:ZOWIE 制造商全稱:Zowie Technology Corporation 功能描述:SURFACE MOUNT LOW VF SCHOTTKY BARRIER RECTIFIER
SCD24LH 制造商:ZOWIE 制造商全稱:Zowie Technology Corporation 功能描述:Schottky Barrier Diode
SCD255K851A3L28-A 制造商:Cornell Dubilier Electronics 功能描述:CAPACITOR PP MODULE, 2.5UF, 850V, Product Range:CORNELL DUBILIER - SCD Series, C 制造商:Cornell Dubilier Electronics 功能描述:FILM CAPACITOR
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*