- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379891 > CL-PS7500FE (CIRRUS LOGIC INC) System-on-a Chip for Internet Appliance PDF資料下載
參數(shù)資料
| 型號： | CL-PS7500FE |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | System-on-a Chip for Internet Appliance |
| 中文描述： | 32-BIT, RISC MICROCONTROLLER, PQFP240 |
| 封裝： | PLASTIC, QFP-240 |
| 文件頁數(shù)： | 5/251頁 |
| 文件大?。?/td> | 2367K |
| 代理商： | CL-PS7500FE |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
ADVANCE DATA BOOK v2.0
CL-PS7500FE
System-on-a-Chip for Internet Appliance
June 1997
4
TABLE OF CONTENTS
6.
ARM PROCESSOR MMU.................................................................................................... 38
6.1
MMU Program-Accessible Registers................................................................................................38
6.1.1
Translation Table Base Register ......................................................................................39
6.1.2
Domain Access Control Register......................................................................................39
6.1.3
Fault Status Register ........................................................................................................39
6.1.4
Fault Address Register .....................................................................................................39
6.2
Address Translation..........................................................................................................................39
6.3
Translation Process..........................................................................................................................40
6.3.1
TTB (Translation Table Base)............................................................................................40
6.3.2
Level One Fetch................................................................................................................40
6.3.3
Level One Descriptor........................................................................................................41
6.3.4
Page Table Descriptor.......................................................................................................41
6.3.5
Section Descriptor ............................................................................................................42
6.4
Translating Section References........................................................................................................42
6.4.1
Level Two Descriptor.........................................................................................................42
6.5
Translating Small Page References..................................................................................................44
6.6
Translating Large Page References .................................................................................................45
6.7
MMU Faults and CPU Aborts...........................................................................................................47
6.8
Fault Address and Fault Status Registers (FAR, FSR).....................................................................47
6.9
Domain Access Control....................................................................................................................48
6.10
Fault-Checking Sequence ................................................................................................................48
6.10.1
Alignment Fault.................................................................................................................49
6.10.2
Translation Fault................................................................................................................50
6.10.3
Domain Fault ....................................................................................................................50
6.10.4
Permission Fault...............................................................................................................50
6.11
External Aborts.................................................................................................................................50
6.11.1
Interaction of the MMU, IDC, and Write Buffer..................................................................51
REGISTER DESCRIPTIONS................................................................................................ 52
7.1
Register Configuration......................................................................................................................52
7.1.1
Big and Little Endian (the Bigend Bit)...............................................................................52
7.1.2
Configuration Bits for Backward Compatibility..................................................................53
7.2
Operating Mode Selection................................................................................................................54
7.3
Registers ..........................................................................................................................................55
7.3.1
PSRs (Program Status Registers)....................................................................................56
7.4
Exceptions........................................................................................................................................57
7.4.1
FIQ....................................................................................................................................57
7.4.2
IRQ ...................................................................................................................................58
7.4.3
Abort.................................................................................................................................58
7.4.4
Software Interrupt.............................................................................................................59
7.4.5
Undefined Instruction Trap................................................................................................60
7.4.6
Vector Summary...............................................................................................................60
7.4.7
Exception Priorities...........................................................................................................61
7.4.8
Interrupt Latencies............................................................................................................61
7.4.9
Reset ................................................................................................................................61
7.5
Configuration Control Registers .......................................................................................................62
7.5.1
Backward Compatibility ....................................................................................................62
7.5.2
Internal Coprocessor Instructions.....................................................................................62
7.5.3
Registers ..........................................................................................................................63
7.6
Register 1: Control (Write only) ........................................................................................................64
7.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CL-SH8665 | Integrated ATA Drive microcontroller(集成ATA驅(qū)動微控制器) |
| CL1431 | Precision Adjustable Shunt Reference |
| CL1431D | Precision Adjustable Shunt Reference |
| CL1431LP | Precision Adjustable Shunt Reference |
| CL1431S | Precision Adjustable Shunt Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CLPT-12SP-06 | 制造商:Tri-Star Electronics International 功能描述:CONNECTOR - Bulk |
| CLPT-12SP-67 | 制造商:Tri-Star Electronics International 功能描述:- Bulk |
| CL-PU/O | 制造商:Maxell 功能描述:Couleur® Stereo Ear Buds w/ Multi-Size Ear Tips - Purple/Orange |
| CL-PX0070-30QC-A | 制造商:Cirrus Logic 功能描述:TRAY OF 19 3 OF THEM SLIGHTLY BENT LEADS |
| CL-PX0072-30QC-A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Non-VGA Video Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。