- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379891 > CL-PS7500FE (CIRRUS LOGIC INC) System-on-a Chip for Internet Appliance PDF資料下載
參數(shù)資料
| 型號： | CL-PS7500FE |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | System-on-a Chip for Internet Appliance |
| 中文描述： | 32-BIT, RISC MICROCONTROLLER, PQFP240 |
| 封裝： | PLASTIC, QFP-240 |
| 文件頁數(shù)： | 31/251頁 |
| 文件大?。?/td> | 2367K |
| 代理商： | CL-PS7500FE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
ADVANCE DATA BOOK v2.0
June 1997
30
FUNCTIONAL DESCRIPTION
CL-PS7500FE
System-on-a-Chip for Internet Appliance
The CL-PS7500FE can control a 32- or 16-bit-wide memory system. The width of each bank of ROM or
DRAM is selectable by programming appropriate register bits. Fast page mode or EDO DRAMs are sup-
ported.
A DRAM controller is included that can directly drive up to four banks of DRAM. Four nRAS strobes indi-
vidually select one of the four banks, and four nCAS strobes provide individual byte selection. The DRAM
address multiplexing option provided allows a wide variety of DRAM sizes to be used – from 256 Kbytes
to beyond 16 Mbytes. Up to 256 page mode transfers can occur in one sequential burst. When configured
for operation with a 16-bit-DRAM system, the DRAM controller converts the access into two DRAM cycles
to access the two halves of the 32-bit word. Byte transfers only take one DRAM access cycle, even in 16-
bit mode.
A programmable register allows one of four DRAM refresh rates to be selected. In addition, a register is
provided to enable direct software control of the nCAS and nRAS lines for setting DRAM into a self-refresh
state.
A ROM controller supports two 16-Mbyte banks of ROM with individually programmable read cycle tim-
ings. Support is provided for burst mode reads. Each ROM bank can be programmed to operate in 16-bit-
wide mode and, like the DRAM controller, converts accesses into two ROM cycles for the two halves of
the 32-bit word. The ROM controller can be programmed to allow write cycles through this interface, allow-
ing FLASH to be programmed.
3.6.1
DMA
Three fully programmable DMA channels are included, for video, cursor, and sound data. The DMA con-
troller includes additional support for dual-panel LCDs.
3.6.2
I/O Control
The I/O bus of the CL-PS7500FE is 16-bits wide, but for some types of access can be expanded to 32
bits by the use of external transceivers. The input clock I_OCLK provides a reference for the I/O sub-
system nominally 32 MHz. The I/O features of this device can be separated into three distinct cycle types:
G
Simple I/O with fixed 8-MHz timings
G
Module I/O with variable length 8-MHz timings
G
PC bus style I/O with fixed 16-MHz timings and support for 32-bit data
Simple I/O
The Simple I/O type of access is 16-bit-only and has a selection of four different cycle speeds selectable
by address. When writing, the upper half-word of the ARM data bus is written out on the I/O bus. When
reading, the I/O bus data is read back onto the lower half-word of the ARM data bus. During these
accesses, a chip select is asserted with the appropriate nIOR/nIOW read or write strobe, based on the
8-MHz clock CLK8.
Module I/O
The Module I/O type of access is 16 bits only and timing is controlled by a handshake mechanism with
the external hardware. The signals nIORQ (output) and nIOGT (input) are used for this handshaking and
are referenced to REF8M. When writing, the upper half-word of the ARM data bus is written out on the
I/O bus. When reading, the I/O bus data is read back onto the lower half-word of the ARM data bus.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CL-SH8665 | Integrated ATA Drive microcontroller(集成ATA驅(qū)動微控制器) |
| CL1431 | Precision Adjustable Shunt Reference |
| CL1431D | Precision Adjustable Shunt Reference |
| CL1431LP | Precision Adjustable Shunt Reference |
| CL1431S | Precision Adjustable Shunt Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CLPT-12SP-06 | 制造商:Tri-Star Electronics International 功能描述:CONNECTOR - Bulk |
| CLPT-12SP-67 | 制造商:Tri-Star Electronics International 功能描述:- Bulk |
| CL-PU/O | 制造商:Maxell 功能描述:Couleur® Stereo Ear Buds w/ Multi-Size Ear Tips - Purple/Orange |
| CL-PX0070-30QC-A | 制造商:Cirrus Logic 功能描述:TRAY OF 19 3 OF THEM SLIGHTLY BENT LEADS |
| CL-PX0072-30QC-A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Non-VGA Video Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。