- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379891 > CL-PS7500FE (CIRRUS LOGIC INC) System-on-a Chip for Internet Appliance PDF資料下載
參數(shù)資料
| 型號： | CL-PS7500FE |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | System-on-a Chip for Internet Appliance |
| 中文描述： | 32-BIT, RISC MICROCONTROLLER, PQFP240 |
| 封裝： | PLASTIC, QFP-240 |
| 文件頁數(shù)： | 131/251頁 |
| 文件大?。?/td> | 2367K |
| 代理商： | CL-PS7500FE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁當前第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
ADVANCE DATA BOOK v2.0
June 1997
130
VIDEO FEATURES
CL-PS7500FE
System-on-a-Chip for Internet Appliance
NOTE:
Since the upper and lower panels are simultaneously driven, the CL-PS7500FE only produces data for half
the total number of lines on the dual panel. The vertical registers must be programmed as if there were only
one panel.
The CL-PS7500FE requests data in two qword units. The first qword the memory controller delivers is for
the upper half-screen; the second qword is for the lower half-screen. The ARM processor then serializes
the data into two simultaneous bitstreams, as previously described. One-, 2-, or 4-bpp can be selected.
For details of the CL-PS7500FE register programming requirements for duplex DMA, see
Chapter 10
.
12.5.3 Single-Panel Color LCDs
If neither CONREG[13] nor EREG[13] are set, then the ED[7:0] port can be used to gain access to all of
the physical bits out of the video MUX. This allows many other types of display to be driven.
12.6
External Support
The CL-PS7500FE has an 8-bit output port, ED[7:0], and a synchronous clock, ECLK, that have different
functions in different modes. The port is controlled by EREG[1:0] in the control register, that select the
bytes from the video MUX. Additionally, an CL-PS7500FE register bit (bit 1 of the VIDMUX register — see
Section 10.3.28 on page 91
) can cause the data selection for the ED port to be modified according to the
state of the ECLK output. This feature is intended to increase the bandwidth for driving color LCD screens.
When this control bit is set low, the behavior of the ED port is as shown below. The bit is intended to be
used with EREG[13] set low. When the VIDMUX bit is high and EREG[1:0] is set low:
G
if ECLK is also low – the Red LUT is output on ED[7:0]
G
if ECLK is high – the Green LUT is output on ED[7:0]
EREG[1:0]
= 0
The Red LUT is output on ED[7:0].
EREG[1:0] = 1
If EREG[13] = 0, the Green LUT is output on ED[7:0].
If EREG[13] = 1, the grayscaled LCD signals are output. ED[7:4] carries the data for the upper half-
screen from the Green LUT, and ED[3:0] carries the data for the lower half-screen from the Ext LUT.
NOTE:
Since the data output actually represents 4 pixels for each half-screen, if EREG[13] = 1, data is output at
one quarter of the ARM processor pixel rate.
When EREG[1:0] = 2
if EREG[14] = 0, the Blue LUT is output on ED[7:0].
If EREG[14] = 1, the multiplexed Blue LUT and HiRes cursor data is output on ED[7:0]. See
Section 12.4
. Also ED[7:0] is re-timed and delayed by one extra pixel.
When EREG[1:0] = 3
If EREG[12] = 0, ED[3:0] are driven by the Ext LUT and ED[7:4] are driven by the value of
EREG[7:4]. This is intended as a DC control port in this mode.
If EREG[12] = 1, ED[3:0] are delayed by one pixel, so that they are exported from the CL-PS7500FE
in the same pixel as the corresponding analog data. In this configuration, ED[3:0] bits can be used
for supremacy to overlay pictures on a pixel-by-pixel basis. Because several bits are output, analog
fading and mixing on a pixel basis is also possible.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CL-SH8665 | Integrated ATA Drive microcontroller(集成ATA驅(qū)動微控制器) |
| CL1431 | Precision Adjustable Shunt Reference |
| CL1431D | Precision Adjustable Shunt Reference |
| CL1431LP | Precision Adjustable Shunt Reference |
| CL1431S | Precision Adjustable Shunt Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CLPT-12SP-06 | 制造商:Tri-Star Electronics International 功能描述:CONNECTOR - Bulk |
| CLPT-12SP-67 | 制造商:Tri-Star Electronics International 功能描述:- Bulk |
| CL-PU/O | 制造商:Maxell 功能描述:Couleur® Stereo Ear Buds w/ Multi-Size Ear Tips - Purple/Orange |
| CL-PX0070-30QC-A | 制造商:Cirrus Logic 功能描述:TRAY OF 19 3 OF THEM SLIGHTLY BENT LEADS |
| CL-PX0072-30QC-A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Non-VGA Video Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。