- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379891 > CL-PS7500FE (CIRRUS LOGIC INC) System-on-a Chip for Internet Appliance PDF資料下載
參數(shù)資料
| 型號(hào)： | CL-PS7500FE |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | System-on-a Chip for Internet Appliance |
| 中文描述： | 32-BIT, RISC MICROCONTROLLER, PQFP240 |
| 封裝： | PLASTIC, QFP-240 |
| 文件頁數(shù)： | 196/251頁 |
| 文件大?。?/td> | 2367K |
| 代理商： | CL-PS7500FE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁當(dāng)前第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
June 1997
195
ADVANCE DATA BOOK v2.0
CLOCKS, POWER SAVING, AND RESET
CL-PS7500FE
System-on-a-Chip for Internet Appliance
comparators in the A-to-D converters do not consume current, they should be shut down by programming
the value 0x00 to the ATODICR register at location 0x032000E0.
CL-PS7500FE includes support for self refresh DRAM, and it is intended that this feature should be used
during STOP mode to ensure that DRAM contents are preserved. This DRAM mode is activated by allow-
ing direct software control of the nCAS and nRAS output pins. The SELFREF register (0x032000D4) can
be used to directly force the nRAS and nCAS output pins according to the protocol required for a particular
DRAM to enter self-refresh mode. This programming must be performed by code executing from ROM.
In STOP mode CL-PS7500FE consumes leakage currents only, and can be held indefinitely without cor-
ruption of the internal registers, CPU cache, etc.
21.3
Reset
The CL-PS7500FE has three pins associated with reset. The nPOR pin is intended for use with an exter-
nal RC delay to generate a power-on-reset pulse when the chip is switched on. The nRESET pin is an
open drain I/O pin, intended to generate a ‘soft’ reset. Both nPOR and nRESET are active low schmitt
inputs. The active high RESET pin is a clean reset output, created from the synchronized version of the
nRESET input, and is also forced high during nPOR.
A low state on the nPOR input sets the POR bit in the IRQA status register. This bit can later be examined
to show that the reset that occurred was an nPOR type rather than nRESET. The POR bit in the IRQA
status register is not reset until the POR clear bit in the IRQA request register is written to. nPOR also
causes the prescalars on the clock inputs to be set to divide by 2. The nPOR input is passed through a
pulse stretcher that ensures that even a short pulse on the input guarantees a full reset of the whole of
CL-PS7500FE. During nPOR reset, nCAS is forced low throughout and the nRAS outputs are changed.
While nPOR is low, nRESET and ID (both open drain pins) are held low, and an incrementing address
value is output on the LA address bus.
A low state on the nRESET input is used to generate a ‘soft’ reset. This does not set any interrupt flags,
and the nRESET low state must exist for longer than 1us to guarantee that it is seen, as it is passed
through a synchronizer before being used by the internal circuitry. At the start of the nRESET active
period, the whole CL-PS7500FE (including the DRAM refresh state machine and counter) is reset for
1-
μ
s, and for the remaining duration of the nRESET pulse, DRAM refresh takes place at the highest
selectable rate. During nRESET, the ARM processor outputs an incrementing address on the LA bus.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CL-SH8665 | Integrated ATA Drive microcontroller(集成ATA驅(qū)動(dòng)微控制器) |
| CL1431 | Precision Adjustable Shunt Reference |
| CL1431D | Precision Adjustable Shunt Reference |
| CL1431LP | Precision Adjustable Shunt Reference |
| CL1431S | Precision Adjustable Shunt Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CLPT-12SP-06 | 制造商:Tri-Star Electronics International 功能描述:CONNECTOR - Bulk |
| CLPT-12SP-67 | 制造商:Tri-Star Electronics International 功能描述:- Bulk |
| CL-PU/O | 制造商:Maxell 功能描述:Couleur® Stereo Ear Buds w/ Multi-Size Ear Tips - Purple/Orange |
| CL-PX0070-30QC-A | 制造商:Cirrus Logic 功能描述:TRAY OF 19 3 OF THEM SLIGHTLY BENT LEADS |
| CL-PX0072-30QC-A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Non-VGA Video Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。