- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379891 > CL-PS7500FE (CIRRUS LOGIC INC) System-on-a Chip for Internet Appliance PDF資料下載
參數(shù)資料
| 型號： | CL-PS7500FE |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | System-on-a Chip for Internet Appliance |
| 中文描述： | 32-BIT, RISC MICROCONTROLLER, PQFP240 |
| 封裝： | PLASTIC, QFP-240 |
| 文件頁數(shù)： | 190/251頁 |
| 文件大小： | 2367K |
| 代理商： | CL-PS7500FE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁當前第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
June 1997
189
ADVANCE DATA BOOK v2.0
BUS INTERFACE
CL-PS7500FE
System-on-a-Chip for Internet Appliance
Internal register programming bursts can occur in blocks of up to four before re-arbitration occurs; this
takes 16 MEMCLK cycles. Burst mode ROM cycles are re-arbitrated after every four, so are sequential
DRAM accesses. Successive non-sequential accesses always allows DMA onto the bus. For this reason,
it is unlikely that these accesses are the cause of the worst-case DMA latency. However, it is possible to
use the ROM interface in half-speed mode, with the slowest ROM timing and a 16-bit-wide ROM, in which
case an access could take 28 internal MEMRFCK cycles. Under these circumstances the ROM interface
could be the limiting factor.
To determine the limiting factor in a system, calculate the number of cycles required for a worst case ROM
access. The number of cycles for each programmed value in ROMCR is shown below:
For a non-sequential access, programming ROMCR[2:0] to:
‘000’ – 7 cycles
‘001’ – 6 cycles
For all:
‘010’ – 5 cycles
Multiply by 2 if 16-bit mode set
‘011’ – 4 cycles
Multiply by 2 if half-speed bit set
‘100’ – 3 cycles
‘101’ – 2 cycles
If the burst bits (ROMCR[4:3]) are programmed to a value other than ‘00’, then the total worst-case num-
ber of cycles is one multiplied by the non-sequential number above, plus three multiplied by the burst num-
ber from the following:
‘01’ – 4 cycles
For all:
‘10’ – 3 cycles
Multiply by 2 if 16-bit mode set
‘11’ – 2 cycles
Multiply by 2 if half-speed bit set
At this point calculate the number of cycles required for a worst-case DRAM access. This can be the only
limiting factor when 16-bit-wide DRAM is used, and in this case the delay is:
9 + (2
×
7) = 23 cycles
Equation 20-1
As described above, the worst-case delay for four sequential internal register programming cycles is 16
cycles. Therefore, the worst-case delay is caused by internal register access cycles, ROM or DRAM
according to the worst-case results of the above calculations.
DMA can continue over the top of I/O accesses, so these do not feature in the options for worst case delay.
So for a system that is limited by internal register access cycles, the worst case latency is:
3.5 + 2 + 16 + 5.5 = 27 MEMCLK
cycles
Equation 20-2
So if MEMCLK is running at 32 MHz, the total worst-case DMA latency is 0.84
μ
s.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CL-SH8665 | Integrated ATA Drive microcontroller(集成ATA驅(qū)動微控制器) |
| CL1431 | Precision Adjustable Shunt Reference |
| CL1431D | Precision Adjustable Shunt Reference |
| CL1431LP | Precision Adjustable Shunt Reference |
| CL1431S | Precision Adjustable Shunt Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CLPT-12SP-06 | 制造商:Tri-Star Electronics International 功能描述:CONNECTOR - Bulk |
| CLPT-12SP-67 | 制造商:Tri-Star Electronics International 功能描述:- Bulk |
| CL-PU/O | 制造商:Maxell 功能描述:Couleur® Stereo Ear Buds w/ Multi-Size Ear Tips - Purple/Orange |
| CL-PX0070-30QC-A | 制造商:Cirrus Logic 功能描述:TRAY OF 19 3 OF THEM SLIGHTLY BENT LEADS |
| CL-PX0072-30QC-A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Non-VGA Video Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。