
MC68HC11E Family
—
Rev. 4
Technical Data
MOTOROLA
Resets and Interrupts
107
Technical Data
—
M68HC11E Family
Section 5. Resets and Interrupts
5.1 Contents
5.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
5.3
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
Resets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
Power-On Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . .109
External Reset (RESET) . . . . . . . . . . . . . . . . . . . . . . . . . .109
Computer Operating Properly (COP) Reset. . . . . . . . . . . .110
Clock Monitor Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
System Configuration Options Register . . . . . . . . . . . . . . .112
Configuration Control Register. . . . . . . . . . . . . . . . . . . . . .113
5.4
5.4.1
5.4.2
5.4.3
5.4.4
5.4.5
5.4.6
5.4.7
5.4.8
5.4.9
5.4.10
Effects of Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
Central Processor Unit (CPU) . . . . . . . . . . . . . . . . . . . . . .115
Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
Real-Time Interrupt (RTI) . . . . . . . . . . . . . . . . . . . . . . . . . .116
Pulse Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
Computer Operating Properly (COP) . . . . . . . . . . . . . . . . .116
Serial Communications Interface (SCI) . . . . . . . . . . . . . . .116
Serial Peripheral Interface (SPI). . . . . . . . . . . . . . . . . . . . .117
Analog-to-Digital (A/D) Converter. . . . . . . . . . . . . . . . . . . .117
System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
5.5
5.5.1
Reset and Interrupt Priority. . . . . . . . . . . . . . . . . . . . . . . . . . .117
Highest Priority Interrupt and Miscellaneous Register . . . .119
5.6
5.6.1
5.6.2
5.6.3
5.6.4
5.6.5
5.6.6
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
Interrupt Recognition and Register Stacking . . . . . . . . . . .122
Non-Maskable Interrupt Request (XIRQ) . . . . . . . . . . . . . .123
Illegal Opcode Trap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
Software Interrupt (SWI). . . . . . . . . . . . . . . . . . . . . . . . . . .124
Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124
Reset and Interrupt Processing . . . . . . . . . . . . . . . . . . . . .124