- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383876 > T7256A Compliance with the New ETSI PSD Requirement PDF資料下載
參數(shù)資料
| 型號： | T7256A |
| 英文描述： | Compliance with the New ETSI PSD Requirement |
| 中文描述： | 符合新的ETSI PSD的要求 |
| 文件頁數(shù)： | 111/116頁 |
| 文件大小： | 1056K |
| 代理商： | T7256A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當前第111頁第112頁第113頁第114頁第115頁第116頁
Data Sheet
January 1998
T7256 Single-Chip NT1 (SCNT1) Transceiver
Lucent Technologies Inc.
107
Glossary
(continued)
OUSCM:
Other U-interface state change
mask (register UIR1, bit 3).
PS1:
Power status #1 (register GR1,
bit 2).
PS1E/TDMDO:
Power status #1, TDM clock.
PS2:
Power status #2 (register GR1,
bit 1).
PS2E/TDMCLK:
Power status #2, TDM data out.
QMINT:
Quiet mode interrupt (register
MIR0, bit 0).
QMINTM:
Quiet mode interrupt mask
(register MIR1, bit 0).
QSC:
Q-bits state change (register
SIR0, bit 1).
QSCM:
Q-bits state change mask
(register SIR1, bit 1).
Q[4:1]:
Q-channel bits (register MCR0,
bits 0—3).
R25R:
Receive reserved bits
(register CFR2, bit 2).
R25T:
Transmit reserved bit
(register CFR0, bit 4).
R64T:
Transmit reserved bit
(register CFR0, bit 5).
RESET:
Reset.
RNR:
Receive negative rail for
S/T-interface.
RPR:
Receive positive rail for
S/T-interface.
RSFINT:
Receive superframe interrupt
(register UIR0, bit 4).
RSFINTM:
Receive superframe interrupt
mask (register UIR1, bit 4).
R[16:15]R:
Receive reserved bits
(register CFR2, bits 1—0).
R[16:15]T:
Transmit reserved bits
(register CFR0, bits 3—2).
R[64:54:44:34]R:
Receive reserved bits
(register CFR2, bits 6—3).
SAI[1:0]:
S/T-interface activity indicator
control (register GR1, bits 6—7).
SC1[4:1]:
S subchannel 1 (register MCR1,
bits 0—3).
SC2[4:1]:
S subchannel 2 (register MCR2,
bits 0—3).
SC3[4:1]:
S subchannel 3 (register MCR3,
bits 0—3).
SC4[4:1]:
S subchannel 4 (register MCR4,
bits 0—3).
SC5[4:1]:
S subchannel 5 (register MCR5,
bits 0—3).
SCK:
Serial interface clock.
SDI:
Serial interface data input.
SDINN:
Sigma-delta A/D negative input
for U-interface.
SDINP:
Sigma-delta A/D positive input for
U-interface.
SDO:
Serial interface data output.
SFECV:
S-channel far-end code violation
(register SIR0, bit 2).
SFECVM:
S-subchannel far-end code viola-
tion mask (register SIR1, bit 2).
SINT:
S/T-transceiver interrupt
(register GIR0, bit 1).
SIR0:
S/T-interface interrupt register.
SIR1:
S/T-interface interrupt mask
register.
SOM:
Start of multiframe (register SIR0,
bit 0).
SOMM:
Start of multiframe mask
(register SIR1, bit 0).
SPWRUD:
S/T-interface powerdown control
(register GR2, bit 1).
SRESET:
S/T-interface reset (register GR2,
bit 2).
STLED:
Status LED driver.
STOA:
S/T-only activation (register GR2,
bit 7).
Superframe:
Eight U-frames grouped together.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T7288 | CEPT/E1 Line Interface(CEPT/E1 線接口) |
| T7290A | DS1/T1/CEPT/E1 Line Interface(DS1/T1/CEPT/E1 線接口) |
| T7295-1 | E3 Integrated Line Receiver(E3 集成線接收器) |
| T7295-6 | DS3/SONET STS-1 Integrated Line Receiver(DS3/SONET STS-1 集成線接收器) |
| T7296 | Integrated Line Transmitter(集成PCM線傳送器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T7257 | 制造商:TE Connectivity 功能描述: |
| T-726 | 制造商:RHOMBUS-IND 制造商全稱:Rhombus Industries Inc. 功能描述:ADSL Line Interface Transformers |
| T7263 | 制造商:TE Connectivity 功能描述: |
| T7263A | 制造商:Toshiba America Electronic Components 功能描述:T7263A |
| T7264 | 制造商:TE Connectivity 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。