- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384797 > OR4E14 (Lineage Power) Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) PDF資料下載
參數(shù)資料
| 型號： | OR4E14 |
| 廠商： | Lineage Power |
| 英文描述： | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| 中文描述： | 現(xiàn)場可編程門陣列（現(xiàn)場可編程門陣列） |
| 文件頁數(shù)： | 87/132頁 |
| 文件大小： | 2667K |
| 代理商： | OR4E14 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當(dāng)前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
Lucent Technologies Inc.
87
Preliminary Data Sheet
August 2000
ORCA Series 4 FPGAs
Ball
Bank
Pad
Function
Pair*
Differential
B19
C20
A20
B20
A21
D20
B21
A22
C22
D22
B22
A23
C23
B23
A24
B4
C6
A5
B5
A6
D7
B6
C8
AB3
AA23
AA4
AC11
AC16
AC21
AC6
D11
TR
TR
TR
TR
TR
TR
TR
TR
TR
TR
TR
TR
TR
TR
TR
TL
TL
TL
TL
TL
TL
TL
TL
BL
TL
TL
CL
CL
BL
BL
BC
PT36D
PT38C
PT38D
PT39C
PT39D
PT40C
PT40D
PT42C
PT42D
PT43C
PT43D
PT45C
PT45D
PT47C
PT47D
PT4C
PT4D
PT6C
PT6D
PT8C
PT8D
PT9C
PT9D
PTEMP
V
DD
15
V
DD
15
V
DD
15
V
DD
15
V
DD
15
V
DD
15
V
DD
15
—
L16C_D1
L15T_A1
L15C_A1
L14T_D0
L14C_D0
L13T_D1
L13C_D1
L12T_A1
L12C_A1
L11T_A1
L11C_A1
L10T_A1
L10C_A1
L9T_A0
L9C_A0
L10T_D2
L10C_D2
L9T_A0
L9C_A0
L8T_D2
L8C_D2
L7T_D2
L7C_D2
—
—
—
—
—
—
—
—
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
VREF
—
—
—
VREF
—
—
VREF
—
—
—
VREF
PLL_CK2T
PLL_CK2C
TCK
TDI
D2
D1
D3
A18/MPI_TSZ0
A19/MPI_TSZ1
A20/MPI_BDIP
PTEMP
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
Pin Information
(continued)
Table 44. OR4E6 352-Pin PBGA Pinout
(continued)
* Differential pairs and physical locations are numbered within each bank (e.g., L19C_A0 is ninteenth pair in an associated bank). The C indi-
cates complementary differential whereas a T indicates true differential. The _A0 indicates the physical location is adjacent balls in either hor-
zontal/vertical direction. Other physical indicators are as follows:
_A1 indicates one ball between pairs.
_A2 indicates two balls between pairs.
_D0 indicates balls are diagonally adjacent.
_D1 indicates diagonally adjacent separated by one physical ball.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OR4E2 | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| OR4E4 | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| OR4E6 | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| ORT4622 | Field-Programmable System Chip (FPSC) Four Channel x 622 Mbits/s Backplane Transceiver(現(xiàn)場可編程系統(tǒng)芯片（四通道x 622 M位/秒背板收發(fā)器）) |
| ORT8850 | Field-Programmable System Chip(現(xiàn)場可編程系統(tǒng)芯片) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR4E2 | 制造商:AGERE 制造商全稱:AGERE 功能描述:Field-Programmable Gate Arrays |
| OR4E2-1BA256 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E2-1BA352 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E2-1BA416 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E2-1BC432 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。