- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382906 > COLDFIRE3UM Version 3 ColdFire Core User＇s Manual PDF資料下載
參數(shù)資料
| 型號： | COLDFIRE3UM |
| 英文描述： | Version 3 ColdFire Core User＇s Manual |
| 中文描述： | 版本3 ColdFire內(nèi)核的用戶手冊 |
| 文件頁數(shù)： | 69/253頁 |
| 文件大?。?/td> | 1762K |
| 代理商： | COLDFIRE3UM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
Master Bus Operation
3-10
ColdFire2/2M User’s Manual
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA
driven high for a read cycle, and the master size signals (
MSIZ
[1:0]) indicate transfer size.
The ColdFire2/2M asserts the master transfer start (
MTSB
) signal during C1 to indicate the
beginning of a bus cycle.
MKILLB
does not assert during this cycle so the access will go
external via M-Bus.
Clock 2 (C2)
During the first half of C2, the ColdFire2/2M processor negates
MTSB
. The selected device
uses the
MRWB
and
MSIZ
signals to place the data on the master read data bus
(
MRDATA
[31:0]) and assert the master input enable (
MIE
) signal. Concurrently, the
selected device asserts the master transfer acknowledge (
MTAB
) signal. At the end of C2,
the ColdFire2/2M processor samples the level of MTAB and latches the current value on
MRDATA[31:0]. If MTAB is asserted, the transfer terminates. If MTAB is not asserted, the
ColdFire2/2M ignores the data and inserts wait states instead of terminating the transfer.
The ColdFire2/2M continues to sample MTAB on successive rising edges of
CLK
until it is
asserted. The selected device negates the MIE and MTAB signals in the first half of the next
CLK cycle.
Clock 3 (C3)
Another read cycle begins in C3; however this read cycle will be to internal integrated
memory. During the first half of C3, the ColdFire2/2M places valid values on the master
address bus (
MADDR
[31:0]) and transfer control signals. The
MTT
[1:0] and
MTM
[2:0]
signals identify the specific access type. The master read/write (
MRWB
) signal is driven high
for a read cycle, and the master size signals (
MSIZ
[1:0]) indicate transfer size. The
ColdFire2/2M asserts the master transfer start (
MTSB
) signal during C3 to indicate the
beginning of a bus cycle.
MKILLB
asserts late in the cycle. The combination of the assertion
of both (
MTSB
and
MKILLB
signifies that the access will occur internally in integrated
memory and the M-Bus transaction is not needed. The internal access will complete in one
cycle; therefore another access can begin immediately on the following cycle.
Clock 4 (C4)
A write cycle starts in C4. During the first half of C4, the ColdFire2/2M places valid values
on the master address bus (
MADDR
[31:0]) and transfer control signals. The
MTT
[1:0] and
MTM
[2:0] signals identify the specific access type. The master read/write (
MRWB
) signal is
driven low for a write cycle, and the master size signals (
MSIZ
[1:0]) indicate transfer size.
The ColdFire2/2M asserts the master transfer start (
MTSB
) signal during C4 to indicate the
beginning of a bus cycle.
MKILLB
does not assert during this cycle so the access will go
external via M-Bus.
Cycle 5 (C5)
During the first half of C5, the ColdFire2/2M negates
MTSB
. The selected device uses the
MRWB
and
MSIZ
signals to take the data off the master write data bus (
MWDATA
[31:0].
Concurrently, the selected device asserts the master transfer acknowledge (
MTAB
signal.
At the end of C5, if MTAB is asserted, the transfer terminates. If MTAB is not asserted, the
ColdFire2/2M inserts wait states instead of terminating the transfer. The ColdFire2/2M
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| COM150A | 100V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
| COM2017P | UART |
| COM2502P | UART |
| COM250A | 200V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
| COM350A | 400V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| COLD-PACK | 制造商:NTE Electronics 功能描述: |
| COLDS/002 | 制造商:Farnell / Duratool 功能描述:JOBBER DRILL SET 1.0-13.0X0.5MM |
| COLINKEX | 制造商:Embest Info&Tech Co Ltd 功能描述:ADAPTER DEBUG SW/JTAG 制造商:EMBEST 功能描述:ADAPTER, DEBUG, SW/JTAG 制造商:EMBEST 功能描述:DEBUGGER, LPC13XX; Silicon Family Name:LPC13xx; Core Architecture:ARM; Core Sub-Architecture:Cortex-M3; IC Product Type:Debugger; Features:Support Cortex M0 and Cortex M3 Devices, Support Software & JTAG Debugging ;RoHS Compliant: Yes |
| COLINKEX"LPC11C14 EVB | 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL CORTEX-M0 LPC11C14 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL, CORTEX-M0, LPC11C14 |
| COLINKEX_LPC11C14 EVB | 制造商:Embest Info&Tech Co Ltd 功能描述:BOARD EVAL LPC1114 W/ COLINK 制造商:Embest Info&Tech Co Ltd 功能描述:BOARD EVAL LPC1114 W/ COLINKEX 制造商:EMBEST 功能描述:BOARD, EVAL, LPC1114 W/ COLINKEX 制造商:EMBEST 功能描述:DEVELOPMENT TOOL, CORTEX-M0, LPC11C14; Silicon Manufacturer:NXP; Core Architecture:ARM; Core Sub-Architecture:Cortex-M0; Silicon Core Number:LPC11C14; Silicon Family Name:LPC11Cxx ;RoHS Compliant: Yes |
發(fā)布緊急采購，3分鐘左右您將得到回復。