- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382906 > COLDFIRE3UM Version 3 ColdFire Core User＇s Manual PDF資料下載
參數(shù)資料
| 型號： | COLDFIRE3UM |
| 英文描述： | Version 3 ColdFire Core User＇s Manual |
| 中文描述： | 版本3 ColdFire內(nèi)核的用戶手冊 |
| 文件頁數(shù)： | 193/253頁 |
| 文件大?。?/td> | 1762K |
| 代理商： | COLDFIRE3UM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁當(dāng)前第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
Test Operation
8-14
ColdFire2/2M User’s Manual
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA
Clock 5(C5)
TEST_ITAG_WRT must be negated during C5. A1 and D1, associated with C1/C2, are at
the ICACHE tag array during C5; i.e. the actual WRITE to the array occurs in this cycle. The
data value associated with the address asserted in C4, D2, is driven onto MRDATA[31:0]
during this cycle as well. You have the option of driving A2 during this cycle.
Clock 6 (C6)
The TEST_RHIT signal will assert during this cycle if the ICACHE tag array data for A1
matches D1, the access in Cycles C1 and C2; i.e. it is in this cycle that the actual READ
occurs. A2 must be driven onto TEST_ADDR[14:2] during this cycle. TEST_ITAG_WRT
asserts and D2 can optionally be driven during this cycle.
Clock 7 (C7)
On C7, D2, must be driven onto MRDATA[31:0] and the next data RAM address, A3, should
be driven onto TEST_ADDR[14:2]. This is a stall cycle. TEST_ITAG_WRT remains asserted
during this cycle.
Clock 8 (C8)
During C8, TEST_ITAG_WRT must be negated. A3 can optionally be driven during this
cycle; D3 must be driven during this cycle. The actual write of A2/D2 occurs during this
cycle.
This periodic 3-cycle sequence continues; ie. C4-C6 are repeated during C7-C9, C10-C12,
etc. These three cycles are STALL, WRITE, then READ. TEST_ITAG_WRT always negates
during the “C5” cycle or the WRITE cycle and asserts during the “C6-C7” cycles..
TEST_RHIT always asserts if no error during “C6” or the READ cycle. The address is
asserted in the “C4” cycle, optionally asserted in the “C5” cycle and again asserted during
the “C6” cycle. The corresponding data to that address is driven in “C5”, optionally driven in
“C6” and then driven again in “C7”.
8.3.5 Instruction Cache Data RAM Testing
The instruction cache data RAM consists of up to 8K long words that can be accesses
individually through the test bus. Testing the compiled data RAM is accomplished by first
writing test patterns into the data RAM, reading the data RAM, and verifying the results.
8.3.5.1 INSTRUCTION CACHE DATA RAM WRITE FUNCTION.
cache data RAM is performed though the test bus and MRDATA[31:0] after entering test
mode. The address and control signals are input on the test bus and the data to be written
to the data RAM is input on MRDATA[31:0].
Writing to the instruction
Writes to the data RAM are performed in a pipelined fashion as shown in
Figure 8-6
. All input
signals are latched on the positive edge of CLK and all outputs transition on the positive
edge of CLK.
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| COM150A | 100V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
| COM2017P | UART |
| COM2502P | UART |
| COM250A | 200V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
| COM350A | 400V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| COLD-PACK | 制造商:NTE Electronics 功能描述: |
| COLDS/002 | 制造商:Farnell / Duratool 功能描述:JOBBER DRILL SET 1.0-13.0X0.5MM |
| COLINKEX | 制造商:Embest Info&Tech Co Ltd 功能描述:ADAPTER DEBUG SW/JTAG 制造商:EMBEST 功能描述:ADAPTER, DEBUG, SW/JTAG 制造商:EMBEST 功能描述:DEBUGGER, LPC13XX; Silicon Family Name:LPC13xx; Core Architecture:ARM; Core Sub-Architecture:Cortex-M3; IC Product Type:Debugger; Features:Support Cortex M0 and Cortex M3 Devices, Support Software & JTAG Debugging ;RoHS Compliant: Yes |
| COLINKEX"LPC11C14 EVB | 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL CORTEX-M0 LPC11C14 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL, CORTEX-M0, LPC11C14 |
| COLINKEX_LPC11C14 EVB | 制造商:Embest Info&Tech Co Ltd 功能描述:BOARD EVAL LPC1114 W/ COLINK 制造商:Embest Info&Tech Co Ltd 功能描述:BOARD EVAL LPC1114 W/ COLINKEX 制造商:EMBEST 功能描述:BOARD, EVAL, LPC1114 W/ COLINKEX 制造商:EMBEST 功能描述:DEVELOPMENT TOOL, CORTEX-M0, LPC11C14; Silicon Manufacturer:NXP; Core Architecture:ARM; Core Sub-Architecture:Cortex-M0; Silicon Core Number:LPC11C14; Silicon Family Name:LPC11Cxx ;RoHS Compliant: Yes |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。