參數(shù)資料
型號: COLDFIRE3UM
英文描述: Version 3 ColdFire Core User's Manual
中文描述: 版本3 ColdFire內(nèi)核的用戶手冊
文件頁數(shù): 140/253頁
文件大?。?/td> 1762K
代理商: COLDFIRE3UM
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁當(dāng)前第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
Debug Support
MOTOROLA
ColdFire2/2M User’s Manual
For More Information On This Product,
Go to: www.freescale.com
7-3
processor to transmit information concerning the execution status of the core (processor
status
,
PST[3:0]), while the other nibble allows operand data to be displayed (debug data,
DDATA[3:0]). The processor status timing is synchronous with the processor clock (CLK)
and may not be related to the current bus transfer.
Table 7-1
shows the encoding of these
signals.
The processor status (PST) outputs can be used with an external image of the program to
completely track the dynamic execution path of the machine. The tracking of this dynamic
path is complicated by any change-of-flow operation. This is especially evident when the
branch target address is calculated based on the contents of a program visible register
(variant addressing.) For this reason, the debug data (DDATA) outputs will display the target
address of a taken branch instruction. Because the DDATA bus is only 4 bits wide, the
address is displayed a nibble at a time across multiple clock cycles.
The debug module includes two 32-bit storage elements for capturing the internal ColdFire2/
2M bus information. These two elements effectively form a FIFO buffer connecting the
internal bus to the external development system through the DDATA signals. The FIFO
buffer captures branch target addresses along with certain operand read/write data for
eventual display on the DDATA output port one nibble at a time. The execution speed of the
ColdFire2/2M is affected only when both storage elements contain valid data
dumped onto the DDATA port. In this case, the processor core is stalled until one FIFO entry
is available. In all other cases, data output on the DDATA port does not impact execution
speed.
waiting to be
7.2.1 Processor Status Signal Encoding
The processor status (PST) signals are encoded to indicate a variety of conditions that are
not always visible outside of the ColdFire2/2M.
7.2.1.1 CONTINUE EXECUTION (PST = $0).
If an instruction requires more clock cycles, the subsequent clock cycles are indicated by
driving the PST outputs with this encoding.
Most instructions complete in a single cycle.
7.2.1.2 BEGIN EXECUTION OF AN INSTRUCTION (PST = $1).
this encoding signals the
first cycle
a different unique encoding.
For most instructions,
of an instruction’s execution. Some instructions generate
7.2.1.3 ENTRY INTO USER MODE (PST = $3).
has entered user mode. This encoding is signaled after the instruction which causes the
user mode to be entered is executed (signaled with the appropriate encoding.)
This encoding indicates the ColdFire2/2M
7.2.1.4 BEGIN EXECUTION OF PULSE OR WDDATA INSTRUCTIONS (PST = $4).
ColdFire2/2M instruction set architecture includes a PULSE opcode. This opcode generates
a unique PST encoding, $4, when executed. This instruction can define logic analyzer
triggers for debug and/or performance analysis. Additionally, a WDDATA instruction is
supported that allows the processor core to write any operand (byte, word, long) directly to
the DDATA port, independent of any debug module configuration. This opcode also
generates the special PST encoding, $4, when executed, but a data transfer on DDATA will
The
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料
PDF描述
COM150A 100V Single N-Channel Hi-Rel MOSFET in a TO-254AA package
COM2017P UART
COM2502P UART
COM250A 200V Single N-Channel Hi-Rel MOSFET in a TO-254AA package
COM350A 400V Single N-Channel Hi-Rel MOSFET in a TO-254AA package
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
COLD-PACK 制造商:NTE Electronics 功能描述:
COLDS/002 制造商:Farnell / Duratool 功能描述:JOBBER DRILL SET 1.0-13.0X0.5MM
COLINKEX 制造商:Embest Info&Tech Co Ltd 功能描述:ADAPTER DEBUG SW/JTAG 制造商:EMBEST 功能描述:ADAPTER, DEBUG, SW/JTAG 制造商:EMBEST 功能描述:DEBUGGER, LPC13XX; Silicon Family Name:LPC13xx; Core Architecture:ARM; Core Sub-Architecture:Cortex-M3; IC Product Type:Debugger; Features:Support Cortex M0 and Cortex M3 Devices, Support Software & JTAG Debugging ;RoHS Compliant: Yes
COLINKEX"LPC11C14 EVB 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL CORTEX-M0 LPC11C14 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL, CORTEX-M0, LPC11C14
COLINKEX_LPC11C14 EVB 制造商:Embest Info&Tech Co Ltd 功能描述:BOARD EVAL LPC1114 W/ COLINK 制造商:Embest Info&Tech Co Ltd 功能描述:BOARD EVAL LPC1114 W/ COLINKEX 制造商:EMBEST 功能描述:BOARD, EVAL, LPC1114 W/ COLINKEX 制造商:EMBEST 功能描述:DEVELOPMENT TOOL, CORTEX-M0, LPC11C14; Silicon Manufacturer:NXP; Core Architecture:ARM; Core Sub-Architecture:Cortex-M0; Silicon Core Number:LPC11C14; Silicon Family Name:LPC11Cxx ;RoHS Compliant: Yes