- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382560 > STLC7545 (意法半導(dǎo)體) Enhanced V.34 BIS Analog Front-End(單片模擬前端) PDF資料下載
參數(shù)資料
| 型號： | STLC7545 |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | Enhanced V.34 BIS Analog Front-End(單片模擬前端) |
| 中文描述： | 國際清算銀行增強.34模擬前端（單片模擬前端） |
| 文件頁數(shù)： | 32/53頁 |
| 文件大?。?/td> | 378K |
| 代理商： | STLC7545 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
VI - PROGRAMMABLE FUNCTIONS
(continued)
VI.1.12- TransmitSynchronization Signal Programming
Table22 :
Transmit SynchronizationSignalProgramming
TxCR2 Register
D7
D6
D5
D4
AT1
AT0
LTX
LC
-
-
0
1
-
-
1
1
-
-
-
1
Tx DPLL Clock
Synchronization
D3
SST
-
-
1
D2
R3
-
-
-
D1
VF
-
-
-
D0
R2
-
-
-
TxSCLK (1)
RxCLK (1)
Reset on the Next falling edge of the
Synchronization Signal (1) (2)
No Synchronization (INI)
-
-
-
0
-
-
-
-
INI : initial value
Notes :
1. If D4 = 1, the TxDPLL will be locked to the synchronization signal if present when programming is done.
Otherwise, the Tx DPLL will be free-running.
2. The SST bit is automaticallyreset after its action is completed.
VI.1.13- Clock Mode Programming & R2 & R3 Divisor
Table23 :
ClockMode Programming & R2 & R3 Divisor
TxCR2 Register
D7
D6
D5
D4
AT1
AT0
LTX
LC
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
Mode Programming & R2 & R3 Divisor
D3
SST
-
-
-
-
D2
R3
-
-
-
R3
D1
VF
0
1
-
-
D0
R2
-
-
R2
-
7544 synchronization Mode (INI)
V.34 synchronization Mode
see Table 14 - R2 = 0 (INI)
see Table 14 - R3 = 0 (INI)
INI : initial value
VI.1.14- TransmitAttenuator Programming
Table24 :
Transmit AttenuatorProgramming
TxCR2 Register
D7
D6
D5
AT1
AT0
LTX
0
0
-
1
0
-
1
1
-
Transmit Attenuator
Attenuation (dB)
D4
LC
-
-
-
D3
SST
-
-
-
D2
R3
-
-
-
D1
VF
-
-
-
D0
R2
-
-
-
Infinite (INI)
-6
0
INI : initial value
VI.1.15- PhaseComparator Frequency and Decimation & InterpolationRatio
Table25 :
PhaseComparator FrequencyAnd Decimation & InterpolationRatio
TxCR3 Register
Tx Phase Comparator Frequency
FCOMP = Txrclk / F or 2400 / F
(2)
and V Divisor rank
FCOMP
F
1
2
1
2
4
1
4
1
D7
V2
0
0
0
0
1
1
1
1
D6
V1
0
0
1
1
0
0
1
1
D5
V0
0
1
0
1
0
1
0
1
D4
W
-
-
-
-
-
-
-
-
D3
HQ1
-
-
-
-
-
-
-
-
D2
HQ0
-
-
-
-
-
-
-
-
D1
Ts0
-
-
-
-
-
-
-
-
D0
DL
-
-
-
-
-
-
-
-
Oversampling ratio
V
128
128
160
160
128 (INI)
192
160
256 (1)
INI : initial value
Notes :
1. The performance is not guaranteed with this oversampling ratio.
2. FCOMP is depending of the synchronization mode (normal or V.34).
STLC7545
32/53
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STLC7549 | Stereo Audio/MODEM/Telephony Codec(立體聲音頻/調(diào)制解調(diào)器/電話編解碼器) |
| STLVD210B | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210 | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BF | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BFR | DIFFERENTIAL LVDS CLOCK DRIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STLC7545CFN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|44PIN|PLASTIC |
| STLC7545TQFP4Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
| STLC7545XV1312X | 制造商:STMicroelectronics 功能描述: |
| STLC7546CFN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|28PIN|PLASTIC |
| STLC7546TQFP4Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。