- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382560 > STLC7545 (意法半導體) Enhanced V.34 BIS Analog Front-End(單片模擬前端) PDF資料下載
參數(shù)資料
| 型號： | STLC7545 |
| 廠商： | 意法半導體 |
| 英文描述： | Enhanced V.34 BIS Analog Front-End(單片模擬前端) |
| 中文描述： | 國際清算銀行增強.34模擬前端（單片模擬前端） |
| 文件頁數(shù)： | 24/53頁 |
| 文件大?。?/td> | 378K |
| 代理商： | STLC7545 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
V - CIRCUIT PROGRAMMING
(continued)
V.2.3- ReceiveControl Register Address Field
Table 6 :
ReceiveControl RegisterAddress Field
Register Name
RxCtrl Word
(2, 3)
D12
-
-
-
-
-
-
D15
-
-
-
-
-
-
D14
-
-
-
-
-
-
D13
-
-
-
-
-
-
D11
-
-
-
-
-
-
D10
AD2
0
0
0
0
1
D9
AD1
0
0
1
1
1
D8
AD0
0
1
0
1
1
RxCR0 (Note 1)
RxCR1 (Note 1)
RxCR2
RxCR3 (Note 1)
None
Notes :
1. A reset is generated whenprogramming theRxCR0, RxCR1 and RxCR3 registers, thisreset is synchronous with the falling edge
of the Rx symbol clock.
2. In single interface mode, the RxCtrl registers cannot be programmed during the coefficient loading mode (see Figures 7 and8).
3. No registeraccess forthe non-specified code
V.3 - CONTROL REGISTER DATA FIELD
V.3.1- TransmitControlRegister Programming
Table 7 :
TransmitControl RegisterProgramming
Register
Data
D4
S1
U2
Programmed Function
D7
N0
M0
D6
R1
Q1
D5
R0
Q0
D3
S0
U1
D2
T2
U0
D1
T1
P0
D0
T0
BS
TxCR0
TxCR1
Tx Bit rate clock generator
Tx Sampling, Baud and HS clock generators; Band
Split configuration.
Tx Attenuator, TxClock Synchronization,V.Fast
Synchronization mode, Dividerby 12/11 Bit clock
Tx Sampling (used with TxCR1), FCOMP and
FSHIFT frequency programming HALF-INTEGER
Q DIVIDER (used with TxCR1), Test configuration
TxCR2
AT1
AT0
LTX
LC
SST
R3
VF
R2
TxCR3
V2
V1
V0
W
HQ1
HQ0
Ts0
DL
V.3.2- ReceiveControl RegisterProgramming
Table 8 :
ReceiveControl RegisterProgramming
Register
Data
D4
S1
U2
Programmed Function
D7
N0
M0
D6
R1
Q1
D5
R0
Q0
D3
S0
U1
D2
T2
U0
D1
T1
P0
D0
T0
ECK
RxCR0
RxCR1
Rx Bit rate clock generator
Rx Sampling, Baud and HS clock generators, Baud
and HS clock Enable
Rx Fine and Coarse Phase, Shift Control
Rx Sampling (used with RxCr1), FCOMP or
TxRCLK output enable HALF-INTEGER Q
DIVIDER (used with RxCR1), Dividerby 12/11 and
15/13 Bit clock, Test configuration
RxCR2
RxCR3
LL
V2
PS3
V1
PS2
V0
PS1
EMX
PS0
R2
AP2
R3
AP1
HQ1
AP0
HQ0
STLC7545
24/53
相關PDF資料 |
PDF描述 |
|---|---|
| STLC7549 | Stereo Audio/MODEM/Telephony Codec(立體聲音頻/調(diào)制解調(diào)器/電話編解碼器) |
| STLVD210B | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210 | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BF | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BFR | DIFFERENTIAL LVDS CLOCK DRIVER |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STLC7545CFN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|44PIN|PLASTIC |
| STLC7545TQFP4Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
| STLC7545XV1312X | 制造商:STMicroelectronics 功能描述: |
| STLC7546CFN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|28PIN|PLASTIC |
| STLC7546TQFP4Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復。