- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382560 > STLC7545 (意法半導(dǎo)體) Enhanced V.34 BIS Analog Front-End(單片模擬前端) PDF資料下載
參數(shù)資料
| 型號(hào)： | STLC7545 |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | Enhanced V.34 BIS Analog Front-End(單片模擬前端) |
| 中文描述： | 國(guó)際清算銀行增強(qiáng).34模擬前端（單片模擬前端） |
| 文件頁(yè)數(shù)： | 27/53頁(yè) |
| 文件大?。?/td> | 378K |
| 代理商： | STLC7545 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)當(dāng)前第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)
VI - PROGRAMMABLE FUNCTIONS
(continued)
VI.1.1-TransmitBit RateClockFrequencyProgrammingwithMasterClockFrequencyFQ=36.864MHz
Table11 :
TransmitBitRateClockFrequencyProgrammingwithMasterClockFrequencyFQ=36.864MHz
TxCRO Register
Bit Rate Clock
Frequency(Hz)
(FQ = 36.864MHz)
Txclk = FQ/(N*R*S*T*CS)
(1)
38400
36000
33600
32000
31200
28800
26400
24000
21600
19200 (INI)
16800
16000
14400
12000
9600
8000
7200
4800
2400
1200
600
300
TxCR2
D2
R3
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
TxCR2
D0
R2
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
D7
D6
D5
D4
D3
D2
D1
D0
Divisor
rank
N0
0
1
0
0
1
1
1
1
1
0
0
0
1
1
0
0
1
0
0
0
0
0
R1
1
1
0
1
0
1
0
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
R0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
S1
1
0
1
0
0
1
1
0
1
1
1
0
1
0
1
0
1
1
1
1
1
1
S0
0
0
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
0
0
0
0
T2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
T1
0
1
0
0
1
0
0
0
0
0
0
1
0
1
1
1
1
1
0
0
1
1
T0
0
0
0
1
0
0
0
1
0
1
1
0
1
0
0
1
0
1
0
1
0
1
960
1024
960x8/7
1152
1024x15/13
1280
1280x12/11
1536
1280x4/3
1920
1920x8/7
2304
2560
3072
3840
4608
5120
7680
15360
30720
61440
122880
Note :
1. The QS bit in TxCTRL word (bitD3) must be setto 1 to have CS = 16.
VI.1.2-TransmitBit RateClockFrequencyProgrammingwithMasterclockFrequencyFQ=25.8048MHz
Table12:
TransmitBitRateClockFrequencyProgrammingwithMasterClockFrequencyFQ=25.8048MHz
TxCRO Register
TxCR2 D0
D7
D6
D5
D4
D3
D2
D1
R2
N0
R1
R0
S1
S0
T2
T1
0
1
1
1
1
1
0
1
1
0
0
1
1
0
0
1
0
1
1
1
0
0
1
1
0
1
1
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
0
0
1
1
1
0
0
1
1
1
1
1
0
0
1
0
1
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
1
1
1
1
1
0
0
1
1
1
1
1
0
0
1
1
1
1
1
0
0
1
1
1
1
1
Bit Rate Clock Frequency (Hz)
(FQ = 25.8048MHz)
Txclk = FQ/(N*R*S*T*CS) (2)
28800
26400
24000
21600
19200
16800
16000
14400
12000
9600
8000
7200
4800
2400
1200
600
300
D0
T0
0
0
0
0
1
1
1
1
1
0
0
0
1
0
1
0
1
Divisor
rank
896
896x12/11
896x6/5
896x4/3
1344
1344x8/7
1344x6/5
1792
1792x6/5
2688
2688x6/5
3584
5376
10752
21504
43008
86016
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
Note :
2. The QS bit in TxCTRL word (bitD3) must be setto 0 to have CS = 8.
STLC7545
27/53
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STLC7549 | Stereo Audio/MODEM/Telephony Codec(立體聲音頻/調(diào)制解調(diào)器/電話編解碼器) |
| STLVD210B | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210 | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BF | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BFR | DIFFERENTIAL LVDS CLOCK DRIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STLC7545CFN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|44PIN|PLASTIC |
| STLC7545TQFP4Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
| STLC7545XV1312X | 制造商:STMicroelectronics 功能描述: |
| STLC7546CFN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|28PIN|PLASTIC |
| STLC7546TQFP4Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。