- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄382560 > STLC7545 (意法半導(dǎo)體) Enhanced V.34 BIS Analog Front-End(單片模擬前端) PDF資料下載
參數(shù)資料
| 型號(hào)： | STLC7545 |
| 廠(chǎng)商： | 意法半導(dǎo)體 |
| 英文描述： | Enhanced V.34 BIS Analog Front-End(單片模擬前端) |
| 中文描述： | 國(guó)際清算銀行增強(qiáng).34模擬前端（單片模擬前端） |
| 文件頁(yè)數(shù)： | 26/53頁(yè) |
| 文件大?。?/td> | 378K |
| 代理商： | STLC7545 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)
M
Phase Shift
% U
% W
% 2
% Y
N - 1
% N
N + 1
% F
M- 1
% M
M+ 1
% Q
OSmode
Txoclk
Fsx
FSHIFT (internal)
TxPCLK
(internal)
Phase Shift
P - 1
% P
P + 1
Phase Shift
V.FAST
FCOMP
(internal)
R
R
R
Txsync
Txclk= FQ/(N x R x S x T x CS)
Txrclk= Fsx/U
EMX
OSmode
FQ
Up to 38MHz
TxSCLK
Terminal Clock
FCOMP
TxHSCLK
TxOCLK
TxSYNC
TxRCLK
EOCMODE
DV
DD
MUX2 TO 1
% V
(128 or 160)
or 192
% R x S x T x CS
Txsync
R
% X
Txsync
R
2400Hz
7
Figure 10 :
TransmitClock Generator
VI - PROGRAMMABLE FUNCTIONS
VI.1- TRANSMIT SECTION
The different transmit (Tx) clocks are obtained by
frequency division in several counters (see Fig-
ure10).
Note 1 :
TxPCLK is an internal Processing Clock
used by the three IIR filters
Note 2
: The phase of internal clock FCOMP will
be compared to the synchronization signal (Ta-
ble 22) in order to control TxDPLL (see Tables22,
25and 26).In V.34synchronizationmode FCOMP
is automatically set to 2400/F Hz if the crystal
frequencyis equal to 36.864MHz(with QS = 1) or
25.8048MHz(with QS = 0) and if thebit rate clock
is multiple of 2400Hz chosen from the Table. In
7544modeV divisormustbe chosensuchthatthe
FCOMPfrequencyisanintegralsub-multipleofthe
synchronization frequency. In the 7544 mode the
mosttypicalfrequencyfor FCOMPisthe baud rate
frequency.
During each period of FCOMP the average input
frequencyof the transmit clockgeneratorcan be :
FQ , FQ + FSHIFT or FQ- FSHIFT
with FSHIFT= Fsx or Fsx/2
Note 3 :
In 7544mode the bit ratefrequency must
always be an integer multiple of the baud rate
frequency for the transmit DPLL to lock onto the
synchronizationsignal.
Note 4 :
The X divisoris programedautomatically
with respect to QS bit.
STLC7545
26/53
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STLC7549 | Stereo Audio/MODEM/Telephony Codec(立體聲音頻/調(diào)制解調(diào)器/電話(huà)編解碼器) |
| STLVD210B | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210 | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BF | DIFFERENTIAL LVDS CLOCK DRIVER |
| STLVD210BFR | DIFFERENTIAL LVDS CLOCK DRIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STLC7545CFN | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|44PIN|PLASTIC |
| STLC7545TQFP4Y | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
| STLC7545XV1312X | 制造商:STMicroelectronics 功能描述: |
| STLC7546CFN | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|LDCC|28PIN|PLASTIC |
| STLC7546TQFP4Y | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:MODEM CIRCUIT|ANALOG FRONT END|CMOS|QFP|44PIN|PLASTIC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。