- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382465 > S1D13706 (愛普生（中國）有限公司) S1D13706 Embedded Memory LCD Controller PDF資料下載
參數(shù)資料
| 型號(hào)： | S1D13706 |
| 廠商： | 愛普生（中國）有限公司 |
| 英文描述： | S1D13706 Embedded Memory LCD Controller |
| 中文描述： | S1D13706 LCD控制器的嵌入式存儲(chǔ)器 |
| 文件頁數(shù)： | 90/152頁 |
| 文件大?。?/td> | 1784K |
| 代理商： | S1D13706 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁
Page 90
Epson Research and Development
Vancouver Design Center
S1D13706
X31B-A-001-09
Hardware Functional Specification
Issue Date: 2004/02/09
7 Clocks
7.1 Clock Descriptions
7.1.1 BCLK
BCLK is an internal clock derived from CLKI. BCLK can be a divided version (
÷
1,
÷
2,
÷
3,
÷
4) of CLKI. CLKI is typically derived from the host CPU bus clock.
The source clock options for BCLK may be selected as in the following table.
Note
For synchronous bus interfaces, it is recommended that BCLK be set the same as the
CPU bus clock (not a divided version of CLKI) e.g. SH-3, SH-4.
Note
The CLKI
÷
3 and CLKI
÷
4 options may not work properly with bus interfaces with
short back-to-back cycle timing.
7.1.2 MCLK
MCLK provides the internal clock required to access the embedded SRAM. The S1D13706
is designed with efficient power saving control for clocks (clocks are turned off when not
used); reducing the frequency of MCLK does not necessarily save more power.
Furthermore, reducing the MCLK frequency relative to the BCLK frequency increases the
CPU cycle latency and so reduces screen update performance. For a balance of power
saving and performance, the MCLK should be configured to have a high enough frequency
setting to provide sufficient screen refresh as well as acceptable CPU cycle latency.
The source clock options for MCLK may be selected as in the following table.
Table 7-1: BCLK Clock Selection
Source Clock Options
CLKI
CLKI
÷
2
CLKI
÷
3
CLKI
÷
4
BCLK Selection
CNF[7:6] = 00
CNF[7:6] = 01
CNF[7:6] = 10
CNF[7:6] = 11
Table 7-2: MCLK Clock Selection
Source Clock Options
BCLK
BCLK
÷
2
BCLK
÷
3
BCLK
÷
4
MCLK Selection
REG[04h] bit 5,4 = 00
REG[04h] bit 5,4 = 01
REG[04h] bit 5,4 = 10
REG[04h] bit 5,4 = 11
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1D15E06 | Direct RAM data display by display data RAM |
| S1D15E06D01B000 | Direct RAM data display by display data RAM |
| S1D15E06D01E000 | Direct RAM data display by display data RAM |
| S1D15E06D03B000 | Direct RAM data display by display data RAM |
| S1D15E06D03E000 | Direct RAM data display by display data RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1D13706B00A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| S1D13706F00A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| S1D13706F00A200 | 功能描述:LCD 驅(qū)動(dòng)器 (QVGA) 320x240 LCD Controller @ 8bpp RoHS:否 制造商:Maxim Integrated 數(shù)位數(shù)量:4.5 片段數(shù)量:30 最大時(shí)鐘頻率:19 KHz 工作電源電壓:3 V to 3.6 V 最大工作溫度:+ 85 C 最小工作溫度:- 20 C 封裝 / 箱體:PDIP-40 封裝:Tube |
| S1D13715B00B200 | 功能描述:LCD 驅(qū)動(dòng)器 LCD Controller RoHS:否 制造商:Maxim Integrated 數(shù)位數(shù)量:4.5 片段數(shù)量:30 最大時(shí)鐘頻率:19 KHz 工作電源電壓:3 V to 3.6 V 最大工作溫度:+ 85 C 最小工作溫度:- 20 C 封裝 / 箱體:PDIP-40 封裝:Tube |
| S1D13715B00C10B | 功能描述:LCD 驅(qū)動(dòng)器 320KB, megpixel I/F RoHS:否 制造商:Maxim Integrated 數(shù)位數(shù)量:4.5 片段數(shù)量:30 最大時(shí)鐘頻率:19 KHz 工作電源電壓:3 V to 3.6 V 最大工作溫度:+ 85 C 最小工作溫度:- 20 C 封裝 / 箱體:PDIP-40 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。