- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383644 > MT90500AL (Mitel Networks Corporation) Multi-Channel ATM AAL1 SAR PDF資料下載
參數(shù)資料
| 型號： | MT90500AL |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Multi-Channel ATM AAL1 SAR |
| 中文描述： | 多通道自動柜員機AAL1特區(qū) |
| 文件頁數(shù)： | 146/159頁 |
| 文件大?。?/td> | 514K |
| 代理商： | MT90500AL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁當(dāng)前第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
MT90500
146
Another consideration in the application of SRTS clock recovery using the MT90500 is the 5 RTS buffer in the
Receive SRTS circuitry. This puts an upper limit on the CDV (Cell Delay Variation) of the receive VC carrying
SRTS. Each RTS in the 5 RTS buffer is carried by one 8 cell sequence, and thus represents a fixed amount of
time dependent on the number of TDM channels being carried. Table 102 summarizes the maximum CDV
supported by the Receive SRTS circuitry at various numbers of TDM channels.
7.3.3
Free-running Clocks
It is usually possible to provide intelligible voice connections using a free-running clock, provided that the
crystal accuracy is constrained to a few parts per million. Free-running clocks are not recommended however,
as relatively frequent frame slips (and accompanying data errors) are inevitable, and this is generally not
acceptable for TDM data going to the public network.
Table 102 - Limits on CDV on Receive SRTS VC
Channels per VC carrying SRTS
Time represented by 5 RTS (msec)
Maximum CDV (msec)
1
2
234
117
14.7
9.87
7.32
3.66
2.44
117
58.6
7.32
4.84
3.66
1.83
1.22
16
24
32
64
96
N (General)
125
μ
sec X 375 / N X 5
= (234 / N) msec
125
μ
sec X 375 / N X 5 / 2
= (117 / N) msec
PHY
PHY
8 kHz
TDM
Reference
MCA1
TDM
Timing
Slave
MCA1
TDM
Timing
Master
PLL
16.384 MHz
TDM Bus
TDM Clocks
TDM Bus
R
Figure 70 - SRTS Clocking Application
ATM
Switch
Port 1
Port 2
CPU
or FPGA
f
nx
f
nx
1.
MCA1 compares
f
nx
to TDM clocks, and
generates SRTS.
4.
Network down-link carries ATM
network clock, and SRTS information.
6.
CPU or FPGA runs clock recovery
algorithm, based on SRTS difference.
SRTS Difference
5.
MCA1 generates local SRTS from
f
nx
and local TDM clocks, and calculates
SRTS difference.
Clock control
3.
The two physical ports must
have synchronous physical ATM
network clocks.
2.
Network up-link carries ATM net-
work clock in one direction, and
SRTS information in the other
direction.
UTOPIA Bus
UTOPIA Bus
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90502 | Multi-Channel AAL2 SAR(多通道 ATM AAL2分段及重組設(shè)備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡(luò)的接口）) |
| MT90732AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90732 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90733 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90733AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90500AL-ENG1 | 制造商:Mitel Networks Corporation 功能描述: |
| MT90502 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502_06 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502AG | 制造商:Rochester Electronics LLC 功能描述: 制造商:Zarlink Semiconductor Inc 功能描述: |
| MT90503 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:2048VC AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。