- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383644 > MT90500AL (Mitel Networks Corporation) Multi-Channel ATM AAL1 SAR PDF資料下載
參數(shù)資料
| 型號： | MT90500AL |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Multi-Channel ATM AAL1 SAR |
| 中文描述： | 多通道自動柜員機AAL1特區(qū) |
| 文件頁數(shù)： | 107/159頁 |
| 文件大?。?/td> | 514K |
| 代理商： | MT90500AL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁當前第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
MT90500
107
FREERUN
12:11
R/W
Clock Failure Detection - FREERUN Signal Control
00 -> FREERUN is always activated (FREERUN pin is HIGH)
01 -> FREERUN is activated when status bit REFFAIL (in the Clock Module General
Status Register at 6082h) is ‘1’. In the event of REF8KCLK clock failure, it is the software’s
responsibility to change the programming from “01” to “00” before clearing the REFFAIL
status bit.
1X -> FREERUN is always deactivated (FREERUN pin is LOW)
Reserved
15:13
R/W
Reserved. Should be written as “000”.
Refer to Figure 3, “TDM Clock Selection and Generation Logic,” on page 29 for more detailed information regarding the implementation of the
selection bits.
Table 62 - Master Clock / CLKx2 Division Factor
Address: 6092 (Hex)
Label: MCDF
Reset Value: 2000 (Hex)
Label
Bit Position
Type
Description
DIVCLK
13:0
R/W
This value plus two is used to divide MCLK or CLKx2 to get an 8 kHz reference. Value
0000h means divide-by-two, 0001h means divide-by-three, ..., 3FFEh means divide-by-
16,384.
Reserved
15:14
R/W
Reserved. Should be written as “00”.
Table 63 - Timing Reference Processing Control Register
Address: 60A0 (Hex)
Label: TRPCR
Reset Value: 0001 (Hex)
Label
Bit
Position
Type
Description
Time-out
9:0
R/W
This value is used to indicate a time-out period, after which if no timing reference cells or
markers have been received, a Loss of Timing Reference Cells (LOSS_TIMRF in 6082h)
event will be indicated. The time-out period is calculated in multiples of 65536 MCLK
periods. “00_0000_0000” is an illegal value (i.e. time-out is a minimum of 65536 cycles of
MCLK).
Cell / 8 kHz
10
R/W
When ‘0’, indicates that clock recovery is based on Timing Reference Cell arrival events.
When ‘1’, indicates that clock recovery is based on 8 kHz marker arrival events.
Seq_CRC_Ena
11
R/W
When ‘1’, enable CRC and parity checking on AAL1 sequence number field in state
machine. See Figure 31 on page 70.
Reserved
15:12
R/W
Reserved. Should be written as “0000”.
Table 61 - Master Clock Generation Control Register
Address: 6090 (Hex)
Label: MCGCR
Reset Value: 00C0 (Hex)
Label
Bit Position
Type
Description
相關PDF資料 |
PDF描述 |
|---|---|
| MT90502 | Multi-Channel AAL2 SAR(多通道 ATM AAL2分段及重組設備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡的接口）) |
| MT90732AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90732 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90733 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90733AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90500AL-ENG1 | 制造商:Mitel Networks Corporation 功能描述: |
| MT90502 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502_06 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502AG | 制造商:Rochester Electronics LLC 功能描述: 制造商:Zarlink Semiconductor Inc 功能描述: |
| MT90503 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:2048VC AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復。