- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C875 (LSI Corporation) PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C875 |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| 中文描述： | 的PCI -超的SCSI I / O處理器（個PCI -超的SCSI的I / O處理器） |
| 文件頁數(shù)： | 54/243頁 |
| 文件大小： | 1362K |
| 代理商： | SYM53C875 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當(dāng)前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁
PCI Functional Description
PCI Cache Mode
3-4
SYM53C875/875E Data Manual
Memory Move
Misalignment
T he SYM53C875 will not operate in a cache
alignment mode when a Memory Move instruc-
tion type is issued and the read and write addresses
are different distances from the nearest cache line
boundary. For example, if the read address is
0x21F and the write address is 0x42F, and the
cache line size is eight (8), the addresses are byte
aligned, but they are not the same distance from
the nearest cache boundary. T he read address is
1 byte from the cache boundary 0x220 and the
write address is 17 bytes from the cache boundary
0x440. In this situation, the chip will not align to
cache boundaries and will operate as an
SYM53C825.
Memory Write
and Invalidate Command
T he Memory Write and Invalidate command is
identical to the Memory Write command, except
that it additionally guarantees a minimum transfer
of one complete cache line; i.e., the master intends
to write all bytes within the addressed cache line in
a single PCI transaction unless interrupted by the
target. T his command requires implementation of
the PCI Cache Line Size register at address 0Ch in
PCI configuration space. T he SYM53C875
enables Memory Write and Invalidate cycles when
bit 0 in the CT EST 3 register (WRIE) and bit 4 in
the PCI Command register are set. T his will cause
Memory Write and Invalidate commands to be
issued when the following conditions are met:
1. T he CLSE bit, WRIE bit, and PCI
configuration Command register, bit 4 must be
set.
2. T he cache line size register must contain a
legal burst size (2, 4, 8, 16, 32, 64, or 128)
value AND that value must be less than or
equal to the DMODE burst size.
3. T he chip must have enough bytes in the DMA
FIFO to complete at least one full cache line
burst.
4. T he chip must be aligned to a cache line
boundary.
When these conditions have been met, the
SYM53C875 will issue a Write and Invalidate
command instead of a Memory Write command
during all PCI write cycles.
Multiple Cache Line Transfers
T he Write and Invalidate command can write mul-
tiple cache lines of data in a single bus ownership.
T he chip issues a burst transfer as soon as it
reaches a cache line boundary. T he size of the
transfer will not automatically be the cache line
size, but rather a multiple of the cache line size as
allowed for in the Revision 2.1 of the PCI specifi-
cation. T he logic will select the largest multiple of
the cache line size based on the amount of data to
transfer, with the maximum allowable burst size
being that determined from the DMODE Burst
Size bits and CT EST 5, bit 2. If multiple cache
line size transfers are not desired, the DMODE
burst size can be set to exactly the cache line size
and the chip will only issue single cache line trans-
fers.
After each data transfer, the chip re-evaluates the
burst size based on the amount of remaining data
to transfer and again selects the highest possible
multiple of the cache line size, no larger than the
DMODE burst size. T he most likely scenario of
this scheme is that the chip will select the
DMODE burst size after alignment, and issue
bursts of this size. T he burst size will, in effect,
throttle down toward the end of a long Memory
Move or Block Move transfer until only the cache
line size burst size is left; the chip will finish the
transfer with this burst size.
Latency
In accordance with the PCI specification, the
chip's latency timer will be ignored when issuing a
Write and Invalidate command such that when a
latency time-out has occurred, the SYM53C875
will continue to transfer up until a cache line
boundary. At that point, the chip will relinquish
the bus, and finish the transfer at a later time using
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
| SYM53C876 | PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器) |
| SYM53C895A | PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器) |
| SYM53C895 | PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。