參數(shù)資料
型號: SYM53C875
廠商: LSI Corporation
英文描述: PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器)
中文描述: 的PCI -超的SCSI I / O處理器(個PCI -超的SCSI的I / O處理器)
文件頁數(shù): 115/243頁
文件大小: 1362K
代理商: SYM53C875
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當(dāng)前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁
SCSI Operating Registers
SYM53C875/875E Data Manual
5-29
2. If the DMA FIFO size is set to 88 bytes,
AND the result with 7Fh for a byte count
between zero and 64. If the DMA FIFO
size is set to 536 bytes, AND the result with
3FFh for a byte count between 0 and 536.
Note: To calculate the total number of bytes in
both the DMA FIFO and SCSI logic, see
the section on Data Paths in Chapter 2,
“Functional Description.”
Register 21 (A1)
Chip Test Four (CT EST 4)
Read/Write
Bit 7
BDIS (Burst Disable)
When set, this bit will cause the SYM53C875
to perform back-to-back cycles for all transfers.
When reset, the SYM53C875 will perform
back-to-back transfers for op code fetches and
burst transfers for data moves.
Bit 6
ZMOD (High Impedance Mode)
Setting this bit causes the SYM53C875 to
place all output and bidirectional pins into a
high-impedance state. In order to read data out
of the SYM53C875, this bit must be cleared.
T his bit is intended for board-level testing only.
Do not set this bit during normal system oper-
ation.
Bit 5
ZSD (SCSI Data High Impedance)
Setting this bit causes the SYM53C875 to
place the SCSI data bus SD(15-0) and the par-
ity lines SDP(1-0) in a high-impedance state.
In order to transfer data on the SCSI bus, this
bit must be cleared.
Bit 4
SRT M (Shadow Register Test Mode)
Setting this bit allows access to the shadow reg-
isters used by memory-to-memory Move oper-
ations. When this bit is set, register accesses to
the T EMP and DSA registers are directed to
the shadow copies ST EMP (Shadow T EMP)
and SDSA (Shadow DSA). T he registers are
shadowed to prevent them from being over-
written during a memory-to-memory Move
operation. T he DSA and T EMP registers con-
tain the base address used for table indirect
calculations, and the address pointer for a call
or return instruction, respectively. T his bit is
BDIS
7
ZMOD
6
ZSD
5
SRTM
4
MPEE
3
FBL2
2
FBL1
1
FBL0
0
Default>>>
0
0
0
0
0
0
0
0
相關(guān)PDF資料
PDF描述
SYM53C875E PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器)
SYM53C876E PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器)
SYM53C876 PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器)
SYM53C895A PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器)
SYM53C895 PCI to Ultra2 SCSI I/O Processor with LVD(Low Voltage Differential Link)Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器(帶低電壓差分連接通用收發(fā)器))
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SYM53C876E(PBGA) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PQFP) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C885 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer