- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C875 (LSI Corporation) PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C875 |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| 中文描述： | 的PCI -超的SCSI I / O處理器（個(gè)PCI -超的SCSI的I / O處理器） |
| 文件頁數(shù)： | 104/243頁 |
| 文件大?。?/td> | 1362K |
| 代理商： | SYM53C875 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁當(dāng)前第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁
SCSI Operating Registers
5-18
SYM53C875/875E Data Manual
Register 0C (8C)
DMA Status (DSTAT )
Read Only
Reading this register will clear any bits that are set
at the time the register is read, but will not neces-
sarily clear the register because additional inter-
rupts may be pending (the SYM53C875 stacks
interrupts). T he DIP bit in the IST AT register will
also be cleared. DMA interrupt conditions may be
individually masked through the DIEN register.
When performing consecutive 8-bit reads of the
DST AT , SIST 0 and SIST 1 registers (in any or-
der), insert a delay equivalent to 12 CLK periods
between the reads to ensure that the interrupts clear
properly. See Chapter 2, “Functional Description,”
for more information on interrupts.
Bit 7
DFE (DMA FIFO E mpty)
T his status bit is set when the DMA FIFO is
empty. It may be used to determine if any data
resides in the FIFO when an error occurs and
an interrupt is generated. T his bit is a pure sta-
tus bit and will not cause an interrupt.
Bit 6
MDPE (Master Data Parity E rror)
T his bit is set when the SYM53C875 as a mas-
ter detects a data parity error, or a target device
signals a parity error during a data phase. T his
bit is completely disabled by the Master Parity
Error Enable bit (bit 3 of CT EST 4).
Bit 5
BF (Bus Fault)
T his bit is set when a PCI bus fault condition
is detected. A PCI bus fault can only occur
when the SYM53C875 is bus master, and is
defined as a cycle that ends with a Bad Address
or Target Abort Condition.
Bit 4
ABRT (Aborted)
T his bit is set when an abort condition occurs.
An abort condition occurs when a software
abort command is issued by setting bit 7 of the
ISTAT register.
Bit 3
SSI (Single Step Interrupt)
If the Single-Step Mode bit in the DCNT L
register is set, this bit will be set and an inter-
rupt generated after successful execution of
each SCRIPT S instruction.
Bit 2
SIR (SCRIPT S Interrupt
Instruction Received)
T his status bit is set whenever an Interrupt
instruction is evaluated as true.
Bit 1
E BPI (E xtended Byte Parity E rror
Interrupt) (53C875N only)
T his bit is set whenever the SYM53C875
detects a parity error on one of the four addi-
tional parity pins on the SYM53C875N.
Bit 0
IID (Illegal Instruction Detected)
T his status bit will be set any time an illegal or
reserved instruction op code is detected,
whether the SYM53C875 is operating in
single-step mode or automatically executing
SCSI SCRIPT S. Any of the following condi-
tions during instruction execution will also
cause this bit to be set:
1. T he SYM53C875 is executing a Wait
Disconnect instruction and the SCSI REQ
line is asserted without a disconnect
occurring.
2. A Block Move instruction is executed with
000000h loaded into the DBC register,
indicating that zero bytes are to be moved.
3. During a Transfer Control instruction, the
Compare Data (bit 18) and Compare
Phase (bit 17) bits are set in the DBC
register while the SYM53C875 is in target
mode.
DFE
7
MDPE
6
BF
5
ABRT
4
SSI
3
SIR
2
RES
1
IID
0
Default>>>
1
0
0
0
0
0
X
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
| SYM53C876 | PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器) |
| SYM53C895A | PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器) |
| SYM53C895 | PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。